Pi. MX8 项目 - 板布局 第1部分

Lukas Henkel
|  已创建:February 22, 2024  |  已更新:July 1, 2024
Pi. MX8_第三章

章节

1
Introduction and Overview
| Created: January 18, 2024
2
Component placement and layout planning
| Created: February 06, 2024
3
Board Layout Part 1
| Created: February 22, 2024
4
Board Layout Part 2
| Created: March 21, 2024
5
Board Layout Part 3
| Created: June 24, 2024
6
Board Layout Part 4
| Created: July 23, 2024
7
PCB Assembly
| Coming soon

欢迎来到Pi.MX8开源计算机模块项目的第三部分!在这个系列文章中,我们将深入探讨基于NXP的i.MX8M plus处理器的系统模块的设计和测试。

按钮测试

上次更新中,我们查看了模块的原理图结构,并开始准备初步的元件布局。现在我们已经放置了元件,我们对设计的密度和这对层叠的要求有了一个好的了解。今天,我们将选择一个合适的层叠并开始布线第一条轨迹。

定义层叠

基于元件布局和一些战略因素,我们可以决定在设计中向前使用哪种PCB技术和哪种层叠。让我们首先看看元件密度:

顶层元件布局

顶层元件布局

初步的元件布局揭示了一个中等的整体设计密度。所有的活动元件都位于板的顶面,而底面主要包含去耦电容和其他被动电路。因此,板的底面相对空旷,为我们留下了充足的布线空间。然而,目标是为将要实施的额外功能分配这些空间,因为Pi.MX8模块旨在作为一个可以根据特定请求更新和扩展的平台。

底层元件布局

底层元件布局

观察靠近板对板连接器的元件布局时,我们注意到许多元件直接放置在连接器的对面板上。如果我们决定只使用连接顶层到底层的标准通孔VIAs,那么在这些区域内我们将无法放置任何VIAs。为了打通板对板连接器上的所有引脚,并有效地布线连接器对面的活动电路,我们需要设计一种不仅仅依赖于通孔VIAs的方法。为此,我们将需要使用HDI层叠。

使用HDI层叠使得在后期扩展模块功能变得更加容易,因为我们不必一定要使用通孔VIAs来连接额外的元件,因此不必过多干预已建立的布线和元件布局。

对于Pi.MX8模块,我们将使用2+N+2层层叠。这是IPC-2226标准中定义的III型层叠,也是最常用的HDI层叠之一。

这种类型的层叠在制造过程中使用两个连续的层压步骤,以允许微通孔VIAs连接最外层的三层。一个埋藏的VIA用于连接不是连续制造过程一部分的核心层叠。这种类型层叠中使用的预浸料和预浸料厚度取决于PCB提供商的制造能力。连续层压预浸料的选择厚度受到微VIA的纵横比限制。与机械钻孔VIAs不同,微VIAs是通过使用短脉冲激光在预浸料中打孔创建的。通常使用的VIA直径在0.08mm到0.15mm之间。适合大规模制造的纵横比通常在0.6:1 – 0.8:1范围内。

薄的预浸料将确保不违反纵横比要求,同时为给定阻抗控制的走线减少走线宽度。对于只有一个参考平面的顶层或底层上的简单微带线来说,这不是问题。然而,我们必须小心第一个接地平面下面的嵌入式带状线,因为带状线上下到参考平面的短距离可能会导致某些阻抗控制接口的走线非常窄。

Pi.MX8板的最终层叠是与PCB制造商合作创建的,如下所示:

Pi.MX8层叠

Pi.MX8层叠

总体而言,该模块将基于10层堆叠构建。顶层、L2层、L7层和底层将被用作信号层。L1层、L3层、L6层和L8层将被用作地平面。剩下的两层L4和L5将作为电源层。电源层是使用仅18μm厚度的薄箔构建的。我们必须密切关注这些层的IR降。电源层与相邻的地平面紧密耦合,仅有75μm的预浸料将这些层分隔开。这导致额外的平面电容,这对于在高频下提供低PDN阻抗非常有益。一旦我们完成布局,我们将通过仿真验证PDN行为。

关于这个堆叠的另一个重要方面是,我们将仅使用交错的微通孔而不是堆叠的微通孔。这意味着微通孔不能直接叠放在彼此之上,而必须至少以0.35mm的中心到中心的间距错开。使用交错的通孔使得连续层的注册更加容易,这降低了一些PCB提供商的制造成本。对于使用两个以上微通孔程序的HDI堆叠,也推荐使用这种方法来增加微通孔的可靠性。使用交错微通孔的缺点是需要额外的空间来满足最小偏移要求。在管理邻近走线的返回路径时,还需要考虑地平面中创建的空隙。

组件突破布线

现在已经定义了层堆叠,下一步是突破单个组件的信号。在这一步中,我们将在每个组件上放置所有必要的通孔,用于信号和电源布线。我们现在就进行这一步,是因为我们理想中希望在开始连接组件之前就已经放置好所有的通孔。即使在HDI堆叠中,通孔仍然占用了大量空间。这对于作为电源分配网络一部分的通孔尤其如此,因为它们通常贯穿整个堆叠。在布线阶段放置通孔可能需要删除之前布线的走线以腾出空间给通孔。

模块顶层的突破布线

模块顶层的突破布线

在上面的图片中,我们可以看到几乎所有的组件引脚都是使用通孔突破的,或者留下未连接。未连接的焊盘将在顶层布线,或者提供额外的空间以后再添加突破布线。在后一种情况下,重要的是要记住不要在这些区域内放置任何走线。

对于某些组件,需要在本地覆盖预定义的走线宽度和间距设计规则,以使得突破性布线成为可能。一个这样的例子是i.MX8 SoC。仅0.5mm的小引脚间距要求走线宽度为0.08mm和走线到焊盘间距为0.085mm。在这些突破区域之外,我们希望继续使用100um的走线宽度和间距规则。在设计规则中实现这种行为有几种方法。一种方法是使用额外的设计区域,这些区域被分配了一套专门的规则。这使得走线工作流程顺畅,因为一旦光标穿过设计区域的边界,走线宽度就会自动调整。

i.MX8突破性布线的走线宽度和间距要求

i.MX8突破性布线的走线宽度和间距要求

通过使用设计区域,在交互式布线过程中走线宽度会自动调整:

 

在我们的下一次更新中,我们将探讨如何根据层堆叠阻抗特性设置通用设计规则,以及如何处理内层的布线。请继续关注,了解我们如何处理内存布局并应对所选择的HDI堆叠带来的困难!

关于作者

关于作者

Lukas is a passionate hardware designer with more than 10 years of experience in the electronics industry. As a co-founder of his own engineering services company, he has had the privilege of working on many exciting projects, taking on challenges ranging from precision analogue design to high-speed PCB layout and power electronics.

As a strong supporter of the open-source philosophy, Lukas has made it his goal to give anyone interested an insight into the construction and functioning of modern electronic devices. Driven by that goal, he has founded the company Open Visions Technology (OV Tech GmbH), which aims to bring highly repairable, fully documented state-of-the-art consumer hardware to the market.

Lukas firmly believes that with today's online access to know-how and tools, anyone with an idea, drive, and passion can create extraordinary things. He is looking forward to being part of an enthusiastic community and is excited to see how people bring their ideas to life.

相关资源

相关的技术文档

返回主页
Thank you, you are now subscribed to updates.