PCB Layout

An integrated PCB editor along with real-time connection to multiple domains.

Explore Solutions

High-Speed PCB Design

Simple solutions to high-speed design challenges.

Learn More

PCB布局

高质量的PCB布局要求在元器件放置时，要能实现紧密布线，确保将EMI控制在较低水平，同时还要满足机械约束条件。浏览我们的资源库，学习PCB成功布局的策略。

如何从原理图创建PCB布局 PCB Design and Development Top 5 PCB Design Rules Altium Designer的板布局 PCB Layout and Placement Guidelines PCB Component Placement (Webinar) Rules-Based Component Placement Enterprise PCB Layout Capabilities Design Rules Available for PCB Layout in Altium Designer

Articles

View More Articles

Pi.MX8_第五章

Pi.MX8 项目 - 板布局第3部分 1 min Altium Designer Projects PCB设计

PCB设计

PCB设计

PCB设计欢迎来到Pi.MX8开源计算机模块项目的新一期！在这个系列中，我们将深入探讨基于NXP的i.MX8M plus处理器的系统模块的设计和测试。在上一次更新中，我们完成了布局准备。这包括创建阻抗配置文件，根据板材制造商的规格添加设计规则，并定义应用特殊设计规则的区域。我们还完成了LPDDR4接口的布线，但暂时没有进行长度调整。在我们开始对DRAM接口进行长度调整之前，我们将查看Pi.MX8模块上其余接口的布线。板上有很多高速和低速总线，其中一些是占用大量布线空间的宽并行总线。为了给每个接口分配足够的空间，我们将首先为模块上的每个布线层创建一个粗略的平面图。布线规划路由计划将帮助我们确定如何在可用的信号层中分配所有高速和低速接口。通过提前设置一个大致指南，我们可以确保在当前工作的层上有足够的路由空间。这也有助于我们最小化层之间的转换，并减少在路由过程中需要重做的工作量。设置布局规划有几种方法，主要取决于可用的工具。我们只需要一个基本的绘图工具，允许我们在现有图像上进行草图绘制。在这个例子中，我们将使用Inkscape。在Inkscape中，我们可以添加一个背景图像，显示组件放置和以彩色气线形式展示的未路由接口。注意，这个截图中隐藏了电源网络，因为我们将只关注将在信号层上路由的网络。在原理图中，我们在每个电源网络上放置了一个网络类指令，通过简单地在布局编辑器中启用或隐藏相关的网络类，就可以轻松识别哪些网络在平面层上被路由。对于实际的布线，我们只需在Inkscape中添加线条来代表我们想要在相应层上布线的接口。我们可以调整这些线条的宽度，以表示接口中将要布线的信号数量。线条的颜色可以从背景图像中选择，以便更容易识别正在表示的接口。由于层间转换也需要在所有层上分配空间，我们可以在每条线的末端添加一个块来详细说明层间转换。在Inkscape中使用Altium Designer截图作为背景图像进行布局规划一旦我们对每个布线层重复上述过程，我们就可以开始实际的布线过程了。顶层布线有了布线策略后，让我们开始在顶层布线接口。由于我们已经完成了顶层组件的风扇出线布线，我们可以使用所有剩余空间进行信号布线。剩下的空间不多，但我们所拥有的还是可以通过在不会干扰到内层布线的区域策略性地放置过孔来使得内层信号层的布线更加容易。这是提前规划布局的另一个好处，否则这些区域在这个阶段不会被定义。顶层对PiMX8模块的布线在顶层放置走线时，我们还应该考虑到我们需要一些空间来添加如定位点或标签等特征在顶层。激光蚀刻的数据矩阵码也可能需要一个纯铜区域或一个没有走线的区域来提供均匀的对比度，意味着这些区域不能用于布线。内层信号层布线大多数连接将放置在我们在层堆栈管理器中定义的两个内部信号层上。让我们开始布线所有高速同步接口。在我们的案例中，这些接口可能包括MIPI-CSI、MIPI-DSI和LVDS接口。这些接口都使用低压差分信号，并且都带有一个专用的时钟线和至少两条数据线。它们需要大量的布线空间，因为每条数据线的长度必须在一定的时间范围内与时钟线匹配。匹配多个差分对的长度可能需要很多空间，因为很可能接口内的一个或多个对会引入必须考虑的显著延迟。通过首先布线这些接口，我们可以确保稍后进行长度调整时有足够的空间。

为什么未来的电子设计可能基于芯片组

为什么未来的电子设计可能基于芯片组 1 min Blog 在半导体行业不断演变的格局中，正发生着从传统的单片芯片架构向更模块化、基于芯片组的设计的转变。这种转变不仅仅是制造技术上的改变。它代表了电子行业在概念化、设计和交付驱动现代世界的电子组件方面的一次重大进化。基于芯片组的架构正成为创新的驱动力，为在摩尔定律后的时代继续指数级增长的计算性能提供了一个有希望的途径。理解芯片组在本质上，芯片组是小型的、独立制造的半导体组件，当它们在单一封装内组合使用时，能够协同工作，表现为传统的单一芯片。这种分解允许达到以前在单片设计中无法实现的多样性和定制性。通过将这些芯片组视为构建块，设计师可以创建高度定制的系统，以满足特定的性能标准。技术优势：芯片组最引人注目的优势之一是它们能够绕过传统芯片制造面临的一些限制，特别是随着半导体行业逐渐接近基于硅技术的物理限制。芯片组提供了一条前进的道路，允许通过非仅仅是晶体管缩放的其他方式继续性能改进。芯片组使系统能够更具可扩展性和灵活性，适应快速的技术进步，而无需对整个芯片进行完全重新设计。此外，基于芯片组的系统的性能潜力可能会显著提高，因为每个芯片组可以使用最适合其功能的工艺制造，而不是一种适合单片芯片所有部分的妥协方案。成本效率：在半导体制造中，经济因素与技术因素同样重要。尤其是在技术前沿，单片芯片的开发充满了高成本和与产量损失相关的巨大风险。使用更先进工艺制造的大型单片硅芯片，对于给定的缺陷计数可能有更低的产量；芯片组方法将缺陷分散到更多的芯片组上，从而提高了每个晶圆的产量。芯片组采用背后的驱动力摩尔定律及其局限性：半导体行业长期以来一直受到摩尔定律的指导，即芯片上的晶体管数量大约每两年翻一番，带来定期的性能改进。然而，由于技术和经济障碍，这种规模的扩展速度正在放缓，行业被迫寻找增长的替代途径。芯片组技术作为一个有力的解决方案出现，提供了通过架构创新而不是依赖摩尔定律的永久性来继续性能提升的可行路径。复杂性和专业化：从人工智能（AI）和大数据分析到高性能计算和物联网（IoT）等所有领域，对更复杂和专业化的处理能力的需求正在增长。芯片组架构通过使专门的处理单元优化以执行特定任务的组合成为可能，满足了这一需求，结果是更强大和更节能的系统。供应链和制造灵活性：全球半导体供应链越来越容易受到地缘政治紧张、贸易争端和像大流行这样的意外事件的干扰。芯片组架构可以通过启用更灵活和弹性的制造策略来缓解其中一些风险。由于芯片组可以由不同的供应商和地点生产和采购，制造商可以减轻局部中断的影响，确保关键组件的供应更加稳定。芯片组架构和集成挑战设计与集成：芯片组的承诺伴随着重大的设计和集成挑战。从不同的组件创建一个统一的系统需要复杂的互连技术和方法论。这些互连必须支持高带宽和低延迟，以允许芯片组有效地通信，尽可能地匹配单片芯片的性能。测试和可靠性：确保基于芯片组系统的可靠性和性能增加了测试过程的复杂性层次。每个芯片组及其互连都必须经过严格测试，以满足质量和可靠性标准，以确保最终组装的芯片组包装在所有条件下按预期工作。生态系统和标准发展：芯片组技术的广泛采用将需要开发一个强大的生态系统，包括设计、通信和集成的通用标准。建立这些标准对于不同制造商之间芯片组的一致互操作性至关重要，这将促进创新并通过规模经济降低成本。现实世界中的芯片组示例以下是几个实现芯片组技术潜力的高调示例。 AMD Ryzen

Pi. MX8_第三章

Pi. MX8 项目 - 板布局第1部分 1 min Altium Designer Projects 欢迎来到Pi.MX8开源计算机模块项目的第三部分！在这个系列文章中，我们将深入探讨基于NXP的i.MX8M plus处理器的系统模块的设计和测试。在上次更新中，我们查看了模块的原理图结构，并开始准备初步的元件布局。现在我们已经放置了元件，我们对设计的密度和这对层叠的要求有了一个好的了解。今天，我们将选择一个合适的层叠并开始布线第一条轨迹。定义层叠基于元件布局和一些战略因素，我们可以决定在设计中向前使用哪种PCB技术和哪种层叠。让我们首先看看元件密度：顶层元件布局初步的元件布局揭示了一个中等的整体设计密度。所有的活动元件都位于板的顶面，而底面主要包含去耦电容和其他被动电路。因此，板的底面相对空旷，为我们留下了充足的布线空间。然而，目标是为将要实施的额外功能分配这些空间，因为Pi.MX8模块旨在作为一个可以根据特定请求更新和扩展的平台。底层元件布局观察靠近板对板连接器的元件布局时，我们注意到许多元件直接放置在连接器的对面板上。如果我们决定只使用连接顶层到底层的标准通孔VIAs，那么在这些区域内我们将无法放置任何VIAs。为了打通板对板连接器上的所有引脚，并有效地布线连接器对面的活动电路，我们需要设计一种不仅仅依赖于通孔VIAs的方法。为此，我们将需要使用HDI层叠。使用HDI层叠使得在后期扩展模块功能变得更加容易，因为我们不必一定要使用通孔VIAs来连接额外的元件，因此不必过多干预已建立的布线和元件布局。对于Pi.MX8模块，我们将使用2+N+2层层叠。这是IPC-2226标准中定义的III型层叠，也是最常用的HDI层叠之一。这种类型的层叠在制造过程中使用两个连续的层压步骤，以允许微通孔VIAs连接最外层的三层。一个埋藏的VIA用于连接不是连续制造过程一部分的核心层叠。这种类型层叠中使用的预浸料和预浸料厚度取决于PCB提供商的制造能力。连续层压预浸料的选择厚度受到微VIA的纵横比限制。与机械钻孔VIAs不同，微VIAs是通过使用短脉冲激光在预浸料中打孔创建的。通常使用的VIA直径在0.08mm到0.15mm之间。适合大规模制造的纵横比通常在0.6:1 – 0.8:1范围内。薄的预浸料将确保不违反纵横比要求，同时为给定阻抗控制的走线减少走线宽度。对于只有一个参考平面的顶层或底层上的简单微带线来说，这不是问题。然而，我们必须小心第一个接地平面下面的嵌入式带状线，因为带状线上下到参考平面的短距离可能会导致某些阻抗控制接口的走线非常窄。 Pi.MX8板的最终层叠是与PCB制造商合作创建的，如下所示： Pi.MX8层叠总体而言，该模块将基于10层堆叠构建。顶层、L2层、L7层和底层将被用作信号层。L1层、L3层、L6层和L8层将被用作地平面。剩下的两层L4和L5将作为电源层。电源层是使用仅18μm厚度的薄箔构建的。我们必须密切关注这些层的IR降。电源层与相邻的地平面紧密耦合，仅有75μm的预浸料将这些层分隔开。这导致额外的平面电容，这对于在高频下提供低PDN阻抗非常有益。一旦我们完成布局，我们将通过仿真验证PDN行为。关于这个堆叠的另一个重要方面是，我们将仅使用交错的微通孔而不是堆叠的微通孔。这意味着微通孔不能直接叠放在彼此之上，而必须至少以0.35mm的中心到中心的间距错开。使用交错的通孔使得连续层的注册更加容易，这降低了一些PCB提供商的制造成本。对于使用两个以上微通孔程序的HDI堆叠，也推荐使用这种方法来增加微通孔的可靠性。使用交错微通孔的缺点是需要额外的空间来满足最小偏移要求。在管理邻近走线的返回路径时，还需要考虑地平面中创建的空隙。

直流回路路径

直流感知回流电流在混合信号PCB中 1 min Blog PCB设计

PCB设计

PCB设计

PCB设计了解传感器、精密接口和精密参考的直流回路路径。