什么是眼图？

Via stitching is a technique used to tie together larger copper areas on different layers, in effect creating a strong vertical connection through the board structure, helping maintain a low impedance and short return loops. Via stitching can also be used to tie areas of copper that might otherwise be isolated, back to their net. Via shielding has a different function, in RF designs it is used to…

本文链接地址： 路由 差分信号系统是指信号通过一对紧密耦合的载波传输，其中一个载波传输信号，另一个载波传输信号的等效但相反的图像。开发差分信号系统是为了应对信号源的逻辑参考地与负载的逻辑参考地不能很好连接的情况。差分信号本身不受共模电气噪声（电子产品中最常见的干扰信号）的影响。差分信号的另一大优势是，它能最大限度地减少信号对产生的电磁干扰（EMI）。 差分对 PCB 布线是一种设计技术，用于创建一个平衡的传输系统，能够在印刷电路板上传输差分（相等和相反）信号。通常情况下，这种差分布线将连接到外部差分传输系统，如连接器和电缆。 值得注意的是，双绞线差分电缆的耦合率可能高于 99%，而差分线对布线的耦合率通常低于 50%。目前的专家观点认为，PCB 布线任务不是要确保实现特定的差分阻抗，而是要保持所需的特性，确保差分信号从外部电缆传输到目标元件时状态良好。 著名的行业高速 PCB 设计专家…

随着器件开关速度的不断提高，受控阻抗布线已成为数字设计人员的热门话题。本文将讨论如何使用 Altium Designer 的信号完整性分析引擎来匹配元件阻抗，以及 PCB 编辑器中的受控阻抗布线功能。 工程界流传着这样一句话--从事数字设计的电子工程师只有两种：一种是遇到过信号完整性问题的工程师，另一种是即将遇到信号完整性问题的工程师。几年前，信号完整性还是一个专业术语，只有在高速设计中才会遇到。但是，这些高速设计中的器件开关速度已不再是什么特别的东西，事实上，它们正迅速成为常态。随着集成电路技术的不断进步，晶体管的尺寸不断缩小，其开关速度也随之提高。而正是这种开关速度影响着数字信号的完整性。 值得庆幸的是，许多潜在的信号完整性问题都可以通过遵循良好的设计原则和实施受控阻抗板设计来避免。要做到这一点，需要特定的设计工具功能--你需要能够检测出潜在振铃和反射问题的网络的分析工具…

父页面： 路由 高速设计路由的两个核心挑战是控制路由的阻抗和匹配关键网络的长度。阻抗控制路由 可确保输出引脚的信号能被目标输入引脚正确接收。匹配路由长度可确保时间关键信号同时到达目标引脚。调整和匹配路由长度也是差分对路由的重要组成部分。 Interactive Length Tuning 和Interactive Differential Pair Length Tuning 命令（从Tools 菜单启动）允许根据设计中的可用空间、规则和障碍插入可变振幅波形，从而提供了优化和控制网或差分对长度的动态方法。 请注意路由中的手风琴图案，这些图案是为匹配相关网络的长度而添加的。 长度调整属性可以基于设计规则、网络属性或您指定的值。这些波形（也称为手风琴部分）的控制可通过交互式长度调整 对话框访问--在长度调整过程中按TAB 打开对话框。 调整网的长度 Altium Designer…

Related Videos Define New Layer Stacks Layer Stack Regions The PCB is designed and formed as a stack of layers. In the early days of printed circuit board (PCB) manufacturing, the board was simply an insulating core layer, clad with a thin layer of copper on one or both sides. Wiring was formed in the copper layer(s) as conductive traces, by etching away (removing) unwanted copper. A simple,…

The traditional approach to circuit board design has been to place the components on the top and bottom surfaces of the board. This process is well supported by circuit board assembly houses, which typically use automated pick and place machines to position each component, ready to be soldered onto the surface. The ever-increasing demand for smaller and more integrated electronic products,…

How many of us got into electronics because we were drawn by the myriad of cool switches, knobs, lights and other suitably gadget-centric controls? Fast forward a good few years and that allure is still there, only it is now replaced with the "Snazzy GUI" factor - electronic products that have a sleek, sexy interface. Central to these ever-advancing (and shrinking) product interfaces is touch…

Understanding the Challenge This article does not attempt to provide a complete discussion of high speed design, for that there are a number of highly experienced and scholarly designers and engineers that have written excellent reference papers and books on the subject. Refer to the References section for links to these authors, and the papers used during research for this article. The purpose…

其他资源 xSignals 增强型相位和延迟调谐 挑战 随着器件开关速度的不断提高，如何保持信号的完整性并满足信号的时序要求成为了一项挑战。信号完整性可通过受控阻抗布线 来管理，而这是通过精心设计 PCB 堆叠和每层使用的布线宽度来实现的。 通过匹配信号路径的布线长度，可满足时序要求。对于一组从输出引脚到单个输入引脚的 2 引脚信号路径，计算和比较长度是一个简单的过程。但许多典型的设计方案并非如此，如图所示，信号路径中可能存在串联终端元件，或者信号中存在超过 2 个引脚，这时可以使用平衡 T 或 Fly-By 路由拓扑进行布线。 使用平衡 T 型拓扑布线的四个 DDR2 RAM 芯片。## 解决方案 设计人员的工作是将设计要求（如满足时序预算所允许的最大路由长度）转化为一组设计规则，如确保满足时序的长度规则和检测潜在时序不匹配的匹配长度规则。 现在，设计人员根据信号的功能来看待信号-…

可控深度钻孔（CDD），也称为背钻孔。它可以将未使用的铜质筒体或分叉短线从印刷电路板通孔中去除。当高速信号在PCB板层之间传输时穿过了一个铜质筒体，就会产生失真。如果信号层中存在分叉短线，并且该短线较长，失真将会成为严重的问题。 在制造完成后，可使用稍大的钻头重钻这些孔，去除分叉短线。将孔背钻至可控的深度，接近但不触及过孔使用的最后一层。考虑到制造和材料差异，好的制作商可使背钻孔的遗留短线达到7mil，理想的剩余短线长度应小于10mil。 过孔用来连接两个内部板层，会在这两个板层的上下方产生未使用的铜质筒体（分叉短线）。 这些分叉短线，可通过可控深度钻孔的方式去除。 在印刷电路板设计中，分叉短线是凸出在信号布线所用信号板层以外的铜质筒体的长度。铜质筒体未使用的部分作为分叉短线，在信号高速切换时形成反射。这些分叉短线可以通过二次钻孔去除，将铜质筒体钻至确切的深度，如旁边的图像所示。…