高速标准不断提高门槛

过去，团队通常把合规视为下游环节：先把硬件做出来、点亮、调优，然后再去通过测试。但随着最新高速标准的出现，测试矩阵已经变得过于复杂，裕量也过于紧张，这种工作流程已难以为继。每一种接口都会增加线缆、模式、夹具和边界场景，而这些又都与层叠结构、互连、时钟和滤波方面的设计选择直接相关。

这就是为什么如今 SI、EMI 和合规规划必须前移到架构设计、原理图捕获和层叠定义阶段。本文将介绍各项标准当前施压最明显的方向、设计流程发生了哪些变化，以及哪些器件选型最影响首次流片就通过合规测试。

关键要点

• PCIe 7.0（128.0 GT/s）、800G 到 1.6T 以太网、USB4 和 Wi-Fi 7 正在压缩电气裕量并提高测试复杂度。这迫使信号完整性、电磁兼容和合规规划前移到架构设计、原理图捕获和层叠定义阶段。
• 在 64 到 128 GT/s 以及 224G 级 SerDes 速率下，版图层面的修补所能挽回的裕量越来越少。材料、连接器系列、拓扑结构以及 retimer 策略如今都已成为必须尽早敲定的架构级决策。 
• 你的 BOM 现在也是合规计划的一部分。具体采用哪种层压板材料系列、连接器系统、retimer、时钟源和滤波方案，往往决定了你能否在首次板版迭代时就通过测试。

标准现状速览

PCI Express

PCI-SIG 于 2025 年 6 月 11 日宣布 PCIe 7.0 已正式发布，速率达到 128.0 GT/s，并采用 PAM4。PCI-SIG 同时还宣布启动 PCIe 8.0 的前瞻性探索工作。如果你正在设计将在这一时间窗口内上市的平台，那么你现在做出的通道架构决策将决定你届时是否准备就绪。

以太网

IEEE 802.3 正持续推进 800G 和 1.6T 级相关工作，其中 802.3dj 工作组的目标是在 2026 年底前完成每通道 200G 电信号规范。这一门槛将重新定义信号链中每一条高速链路的互连要求。

USB-C 和 USB4

USB-IF 的文档库包含持续更新的 USB4 规范和合规配套资料。USB4CV 合规测试规范已于 2025 年 10 月更新，而 USB4 电气合规测试规范则在 2026 年 2 月跟进更新。实验室测试流程通常会紧密跟随这些文档，因此团队应关注修订日期，并尽早对齐测试计划。

Wi-Fi 7

IEEE Std 802.11be 于 2025 年 7 月 22 日发布，而 Wi-Fi Alliance 则于 2024 年 1 月 8 日推出了 Wi-Fi CERTIFIED 7。其采用速度正在快速提升，而 320 MHz 信道和可选 4096-QAM 带来的射频质量与共存要求，也让前期规划的价值变得更加明显。

多电平信号为何改变了工作流程

随着接口采用 PAM4 和更高阶调制方式，电压和时序裕量都在缩小。这使得那些决定损耗、不连续点和均衡目标的选择，变成了架构级决策。 

• PCIe 6.0 及后续代际采用 PAM4，这压缩了符号电平之间的电压间距，并提高了对串扰、反射和确定性抖动的敏感度。
• USB4 的信号传输和均衡要求越来越受通道限制，而 Type-C 的机械结构现实又增加了连接器和线缆的可变性。 
• 下一代以太网路线图与 224G 级电气通道紧密相关，在这一等级下，互连损耗和测量极限都非常紧，以至于夹具质量和去嵌入处理都成了能否推进的关键项。 
• Wi-Fi 7 支持可选的 4096-QAM 和 320 MHz 信道，这虽然可以提升峰值吞吐量，但也会对紧凑型产品提出更严格的射频质量要求，并增加共存风险。 

通道完整性如今已是系统级要求

如今，高速设计能否成功取决于是否明确建立了通道预算。你需要在材料、布线、互连以及任何有源均衡手段之间分配损耗、不连续点数量和串扰裕量。当这份预算没有被清晰、正式地定义时，团队往往会在后期才发现差距，而每一次修正都会代价高昂。

层叠、材料与铜箔粗糙度

损耗通常是最先迫使设计返工的约束因素。在更高信号速率下，介质损耗和导体损耗会迅速吞噬裕量，留给均衡补偿的空间越来越小。这就是为什么层压板材料选择应当属于架构设计和层叠定义的一部分，而不是等到器件布局确定之后再考虑。

首先，定义目标传输距离和插入损耗预算，然后估算你能承受多少个不连续点，包括过孔、连接器和封装。接下来，选择能够在量产条件下满足该预算的层压板材料系列和铜箔轮廓。更光滑的铜面可以降低高频下的导体损耗，这往往就是“还能调得回来”和“非常脆弱”之间的差别。

连接器和线缆正从互连部件变成通道架构的一部分

在高密度系统中，互连选型本身就可能是最关键的通道决策。

板对板夹层连接器、flyover 系统以及近芯片互连架构，正在传统 PCB 布线在最高性能链路上失去裕量时接手。这些选择会带来机械、热设计、可维护性和供应链方面的影响，因此应纳入架构检查清单。

Retimer 和 redriver 需要预先规划

在当今最高速的串行速率下，你首先需要决定的是，这条链路是依靠无源裕量运行、借助模拟补偿，还是采用完整 retiming。

Redriver 适用于通道仍处于无源裕量范围内、但需要均衡辅助且时延预算又很紧的场景，可用于延长传输距离。但它们假设基础通道本身更干净，并且对反射的控制更严格。

Retimer 则是在链路预算因距离、连接器数量或外形尺寸而被拉伸时，用于扩展传输距离的工具。它们会增加功耗、时延、复杂度以及认证工作量。应先把 retimer 的放置和供电作为架构决策确定下来，再据此进行布线和验证。

测量计划也是设计的一部分

应在版图设计之前定义测量计划，并将其作为设计输入纳入工作流程。IEEE 370 是互连表征和去嵌入实践中的常见参考，有助于让测量结果与仿真保持一致。前置测量计划通常包括：

• 可信的 S 参数来源及其验收标准
• 夹具策略，包括自制还是采购
• 探针引出方式和带宽目标
• 去嵌入方法和参考平面
• 仿真到台架测试的相关性目标及通过判据

合规规划如今是一场更大的讨论

随着接口不断演进，测试矩阵也在扩展，涵盖更多数据速率、线缆类型、通道条件和工作模式组合。对于 Wi-Fi 7 设备而言，测试矩阵可能包括多链路操作、打孔行为、信道带宽选项以及可选的 4096-QAM，而这些都会与产品内部的天线布局和共存问题相互作用。 

发射要求又增加了一层复杂性。FCC Part 15 和 CISPR 32 仍然是许多市场和产品类别中的基础监管框架，而那些决定回流路径、外壳谐振、线缆和滤波的设计选择，应被视为前期约束条件。 

防止反复改板的前置通道完整性检查清单

使用以下六个版图前关卡，在裕量消失之前锁定通道架构。每一项都对应一个在版图完成后会变得昂贵，甚至无法更改的决策。

• 尽早定义通道预算。 传输距离、损耗、串扰、连接器和裕量。
• 在 SI 参与下锁定层叠和材料。 使用与你后续验证相同的假设。
• 将连接器和线缆系列作为通道组件来选择。 确认建模支持以及实际采购风险。    
• 决定 retimer 是否属于架构的一部分。 提前预算功耗、面积和散热裕量。
•  尽早编写测量计划。 在硬件制造之前，就明确夹具、去嵌入、相关性目标和清晰的通过判据。
• 将合规目标映射为设计约束。 发射、抗扰度预期和区域性要求会影响外壳、接地和线缆决策。 

如需更详细的检查清单，请参阅 What to Spec for Channel Integrity: Practical Checklists for High-Speed Links。

精选产品

以下五款产品体现了上述主题，涵盖射频共存、连接器损耗、flyover 传输距离和 retimer 策略。

1. Intel Wi-Fi 7 BE200（客户端模块）。 支持 6 GHz、320 MHz 信道和 4096-QAM 模式，是验证 Wi-Fi 7 所要求的射频质量与共存规划的一个良好案例。 
2. Molex Mirror Mezz 系列（连接器）。 Mirror Mezz 和 Mirror Mezz Pro 支持最高 112 Gbps NRZ，而 Mirror Mezz Enhanced 则可达到最高 224 Gbps。 
3. Samtec Si-Fly HD（224 Gbps PAM4 flyover 系统）。 该 flyover 线缆组件旨在绕过 PCB 走线在 224 Gbps PAM4 下带来的损耗。 
4. Amphenol Mini Cool Edge IO（flyover 连接器系统）。 面向高速内部线缆架构，在这类架构中，连接器和线缆的选择本身就构成了通道。 
5. Astera Labs Aries PCIe/CXL Smart DSP Retimers。 可在多连接器通道中扩展传输距离，并为高密度平台增加裕量。 

在研究器件时，请在版图设计前检查每个器件的生命周期状态、批准替代料、封装约束以及当前供货情况。使用 Octopart 这一业界领先的电子元器件与零件数据搜索平台，可以节省时间并减少后期意外。

未来趋势

下一代 PCIe 交换芯片以及不断演进的以太网标准，正在指明互连和验证约束接下来的发展方向。

• Microchip Switchtec 第 6 代 PCIe 扇出交换芯片。Microchip 于 2025 年 10 月发布了一款 3 nm PCIe 第 6 代交换芯片系列，同时推出了评估工具和套件，这通常是更广泛平台采用前的共同前兆。 
• 802.3dj 与 PCIe 8.0 的前瞻探索。802.3dj 工作组正朝着每通道 200G 以太网推进，而整个生态系统也在规划 PCIe 7.0 之后的发展。这两者都表明了互连需求的未来方向，并加速了尽早确定通道架构的压力。

当标准不断提高门槛时，能够稳定交付产品的团队，往往是在布局发布时遗留未决问题最少的团队。实现首次送测即通过合规性的最快路径，是严格的通道预算、尽早建模、切合实际的测量规划，以及一份符合物理特性的 BOM。

Octopart 的免费 BOM Tool 是一个非常实用的资源，可在一个平台上检查生命周期状态、比较替代料，并确认对通道至关重要的器件是否可供。