Mobile menu
开发
首页 开发

Altium Develop

Altium Develop 实现了无边界的产品协同共创，打破信息孤岛，消除各种限制，让协作真正成为一体化工作。每一次变更、评论和决策都在实时且完整的上下文中进行，使您和协作者能够获得充分的可见性，始终保持高度一致。电气、机械、软件、采购与制造——每个专业领域都连接在同一个共享环境中，将数据、上下文和目标统一起来。

获取 Altium Develop Altium Develop 入门指南

指南

Explore Guidebooks for Altium Develop and start creating today!

View More 指南
Altium Develop 图片 Altium Develop 入门 1 min Guide Books PCB 设计工程师 电气工程师 ECAD 库管理员 +19 PCB 设计工程师 PCB 设计工程师 电气工程师 电气工程师 ECAD 库管理员 ECAD 库管理员 Project Leads Project Leads 机械设计工程师 机械设计工程师 这些分步教程将指导用户如何设置并激活 Altium Develop Workspace、将其连接到 Altium Designer、在 Web 浏览器中浏览工作区，以及邀请和管理用户，从而帮助团队快速完成组织并开始协作。 阅读文章
高电流开关模式电源 PCB 布局 开关模式电源 PCB 设计指南 2 min Guide Books PCB 设计工程师 电气工程师 PCB 设计工程师 PCB 设计工程师 电气工程师 电气工程师 创建和模拟您的设计，并遵循这些开关模式电源 PCB 布局指南。 阅读文章
PCIe布局和布线指南 PCIe布局和布线指南 1 min Guide Books PCB 设计工程师 PCB 设计工程师 PCB 设计工程师 小时候，拆开计算机，看着布满各种卡槽、芯片和其他电子器件的复杂主板，我总是有一个疑问，谁能把PCB布局搞清楚？随着我对计算机结构以及外围设备PCB设计的了解越来越多，我开始领会到PCB设计人员在致力于构建出色电子设备方面所做出的贡献。 现代GPU、USB、音频和网卡均可在同一互连标准的背面运行：PCI Express。如果您不熟悉PCIe设备的高速PCB设计，除非从PCI-SIG（外围元件互连特别兴趣小组）购买标准文档，否则有关该主题的信息会有点零散。幸运的是，基本规范可以拆解为可执行的设计规则，您可以使用合适的PCB设计软件，轻松地为下一 PCIe设备进行布局和布线。 与任何高速设计一样，盲目遵循布线规范的标准并不能保证您的设计能够如期工作。任何原型设计都应经过全面测试，以确保设计中不会潜伏信号完整性问题。即使您已经根据阻抗、迹线长度等方面的正确布线规范设计所有内容，设计也仍有可能因布局选择不当而惨遭失败。每一代的PCIe规范还包括测试要求，这些要求发布在 PCI-SIG网站上。我们不会在此进行测试，但请继续阅读简短摘要，了解标准中的内容以及如何设计出最符合新一代PCIe的PCIe卡。 布线规格 目前，负责监督PCIe规范的行业工作组PCI-SIG发布了五代PCIe。 PCIe Gen 5已于今年发布，预计PCIe Gen 6器件将在2022年推出。确切的布线规格取决于您将为特定元件使用哪一代PCIe。在设计方面，您需要将元件和主机控制器配对，以支持元件所需的数据速率。PCIe向前和向后兼容，因此最小数据带宽被限制在控制器和外围元件的最小值。 拓扑和数据速率 所有PCIe链路均由多个通槽（差分对组）组成，这些通道作为一组串行接口提供高吞吐量。请注意，虽然PCIe通槽是串行的，但这些通槽组合在一起似乎形成并行总线，但事实并非如此。双向通信是通过Rx和Tx通槽组进行的。PCIe通槽作为差分对进行点对点布线，因此应制定关于长度匹配和偏斜的标准规则。PCIe标准定义了最多16个可用通槽，这些通道还定义了标准化PCIe卡插槽的大小。不同的主机控制器将有不同数量的可用通槽，然后可以定义它们能够支持多少外围设备。PCIe器件使用具有不同线路代码的嵌入式时钟（Gen 1和Gen 2中为8b/10b，Gen 3及更高版本中为128b/130b），因此我们无需担心像DDR中那样布线额外的时钟通道。最后，每一代的数据吞吐量都是上一代的两倍， 在PCI Gen 阅读文章

Articles

Explore more popular content for Altium Develop!

View More Articles
正确的放置和推荐参数 通孔 101 第1部分 1 min Blog 在这篇博客中，Phil Salmony为初学者PCB设计工程师提供了了解过孔的良好起点。在第一部分，我们将解决基础知识和推荐参数。现在就阅读，了解更多。 阅读文章
Altium Develop 图片 Altium Develop 入门 1 min Guide Books PCB 设计工程师 电气工程师 ECAD 库管理员 +19 PCB 设计工程师 PCB 设计工程师 电气工程师 电气工程师 ECAD 库管理员 ECAD 库管理员 Project Leads Project Leads 机械设计工程师 机械设计工程师 这些分步教程将指导用户如何设置并激活 Altium Develop Workspace、将其连接到 Altium Designer、在 Web 浏览器中浏览工作区，以及邀请和管理用户，从而帮助团队快速完成组织并开始协作。 阅读文章
柔性电路 Coverlay 设计：兼顾层压工艺 柔性电路覆盖膜：设计时需考虑层压工艺 1 min Blog PCB 设计工程师 PCB 设计工程师 PCB 设计工程师 柔性覆盖膜（coverlay）通常由一层聚酰亚胺和一层胶黏剂组成，它并不像刚性印制电路板上的阻焊层那样遵循相同的“规则”。在进行柔性电路设计时，这一点非常重要，必须牢记。 对于刚接触柔性电路设计的人来说，这种情况很常见：版图看起来非常不错，焊盘在开窗中居中，间隙也符合设计规则规范。然后首件回来了。 在放大观察下，可以看到有几个焊盘边缘出现了轻微的胶黏剂爬移。问题并不算特别严重，但已经足以让组装人员注意到，靠近弯折区域的一个细间距器件出现了润湿不一致的现象。设计没变，叠层也没变。差别是什么？就是带胶黏剂的coverlay与阻焊层的行为方式完全不同。 在 CAD 中，coverlay 看起来会让人觉得它和阻焊层差不多。它同样是一个带有定义开口的保护层。但在制造过程中，coverlay 是一层带胶黏剂的层压聚酰亚胺薄膜，需要经过放置、对位、压合、加热和固化。在这个过程中它会移动，而胶黏剂在受热时会流动。理解这种机械行为并在柔性电路设计中为其留出余量，非常关键。 关键要点 Coverlay 在本质上与阻焊层的行为不同。尽管在 CAD 中，coverlay 看起来与阻焊层相似，但它实际上是带胶黏剂的层压聚酰亚胺薄膜，会在受热和受压过程中发生位移和流动。设计人员必须在早期就考虑这种机械行为。 胶黏剂流动和对位精度会直接影响焊盘可靠性。在层压过程中，胶黏剂会流动并重新分布，这可能减少焊盘暴露面积，特别是在细间距区域。合理的开口尺寸、圆角开窗以及符合实际的公差设置都至关重要。 几何设计的选择会影响柔性电路的长期耐用性。尖角、狭缝以及位置不当的拼接缝都可能形成应力集中点，从而导致开裂或疲劳。开口设计应尽量平滑，并避免将关键特征放在弯折区。 柔性和刚挠结合设计需要系统级思维。材料位移、热循环和胶黏剂行为会在多次层压步骤中叠加。设计人员必须将电路板视为一个集成的机械系统，而不是分离的刚性区和柔性区。 屏幕上看起来相似，但制造工艺却大不相同 在刚性板上，阻焊层通常是可光成像的，这意味着它是在板上完成涂覆、曝光、显影和固化的。固化之后，其横向位移非常小，而光成像工艺能够保持较紧的公差。 虽然 阅读文章
在哪里查找您的 PCB 制造商的 DFM 要求 在哪里查找您的 PCB 制造商的 DFM 要求 1 min Blog PCB 设计工程师 PCB 设计工程师 PCB 设计工程师 了解如何找到 PCB 制造商的 DFM 要求。了解如何使用能力说明页面、PDF 和报价工具，避免在布局后期返工。 阅读文章
如何管理复杂多板系统中的电源完整性和 EMI 如何在复杂多板系统中管理电源完整性和 EMI 1 min Blog PCB 设计工程师 PCB 设计工程师 PCB 设计工程师 了解如何在复杂的多板系统中管理电源完整性和 EMI。降低 PDN 阻抗，防止电压下跌，并避免代价高昂的 EMC 失效。 阅读文章
利用 BOM Portal 成本优化功能，对生产 BOM 进行战略采购 使用 BOM Portal 进行战略采购：优化生产 BOM 的成本 2 min Sponsored 采购经理 采购经理 采购经理 使用 BOM Portal 优化生产 BOM 成本，不再局限于简单的可用性检查。了解采购团队如何推动节省成本、降低风险并实现采购规模化。 阅读文章
几分钟内完成 Proto-BOM：BOM Portal 如何加速元器件选型 几分钟内完成原型 BOM：BOM Portal 如何加速元器件选型 2 min Sponsored PCB 设计工程师 电气工程师 PCB 设计工程师 PCB 设计工程师 电气工程师 电气工程师 了解如何使用 BOM Portal 在几分钟内创建 proto‑BOM。探索一种适用于工程团队的工作流程，可减少元器件调研时间，并及早发现供应风险。 阅读文章