使用超高密度互连（Ultra HDI）技术的布线考虑因素

超高密度互连（Ultra HDI）技术并不是PCB行业的“新”技术，它已经在智能手机印刷电路板和其他非常高产量的应用中使用了许多年，并且在这些超高产量、高度自动化的制造环境中遵循非常具体的设计规则。 在低至中等产量、高混合应用中，超高密度互连技术却是新事物。 现在多家制造商开始提供这项技术，而且行业正在学习如何在一个比那些超高产量设施更多变量的环境中处理这项技术的曲线。这些制造商正在与设计社区合作，开发一套设计规则，以帮助指导PCB设计实现更高的产量和可制造性。  

为了澄清超高密度互连的定义，IPC成立了一个超高密度互连工作组，该工作组已将这一技术类别定义为包含一个或多个以下参数的印刷电路板设计：

• 线宽低于50微米
• 间距低于50微米 
• 介电层厚度低于50微米
• 微通孔直径低于75微米
• 产品特性超出现有的IPC 2226级别C标准

本博客系列讨论制造方法和设计问题，并在本文底部包含了以往博客的链接。

今天，让我们探讨这些超细线路和间距对阻抗的影响。Eric Bogatin及其团队发布了一篇关于此主题的白皮书，如果您想更详细地探索这个话题，我也会在本文末尾提供链接。

使用这些细线和轨迹的一个明显好处是能够显著减少高引脚计数BGA的层数。然而，如果阻抗是一个问题，这些超细线轨迹在BGA逃逸区域的阻抗将会比50欧姆的布线区域高。问题变成了，当考虑到阻抗差异以及这个高阻抗轨迹区域与整个轨迹长度之间的距离时，阻抗不匹配成为问题之前的影响是什么。

图3. 两个区域的几何形状。突破区域是较窄的走线，而均匀区域假定为较宽的走线。

本文探讨了在确定什么是可接受的时候参考的设计空间和方法论，得出结论是对于狭窄的布线区域，影响将来自反射。 如果能够将狭窄的走线区域长度保持在足够短，其反射的影响可以控制在可接受的水平。 “足够短”是多短可以通过一个简单的模拟来估计。 在突破区域，可以使用一条走线宽度为布线区域中走线宽度一半的走线，仍然能够在高带宽下实现可接受的回波损失。 应用这种方法论可以减少板子的总层数，并可能简化印刷电路板的整体复杂性。

许多应用没有这种约束，并利用这些超细走线和间距充分发挥其布线优势。

在上面的例子中，仅仅将走线宽度和间距从75微米调整到19微米就显著减少了所需的布线层数。

这虽然是一个人为设定的例子，但它展示了现在对于低至中等批量、高混合应用而言，拥有超高密度互连（ultra HDI）的重要性。另一个角度是保持相同的层数，但显著减小印制电路板的整体尺寸。

这在布线简单的情况下更为常见，例如单层或双面柔性电路。如何最佳应用这些超高密度互连特性取决于项目目标。在考虑布线策略时，还需要记住，这些超高密度互连特性不需要应用于每一层。

细线特性通常是通过添加或半添加制造方法而不是传统的减法蚀刻处理来创建的。尽管如此，添加和半添加过程也可以用来创建更大的特征尺寸。这些过程创建更精确的走线模式，并且在更大的走线宽度上可以实现更紧密的阻抗容差。制造商通常会使用一种工艺来形成具有超细特征的特定层，但可能会对具有较大特征、接地平面等的层使用减法蚀刻工艺。正如我在这些博客中经常做的，我建议在开始设计超高密度互连（HDI）时，联系您的制造商以了解最佳的可制造性方法。作为思考的起点，我已经包含了一个来自American Standard Circuits的超高密度互连能力的快照。

如果您想了解更多，请回顾我们之前的几篇博客。我们已经介绍了SAP处理的基础知识，最近查看了一些与印刷电路板堆叠相关的主要问题，并探讨了一些在设计这些超高密度特征尺寸时不会改变的“设计规则”或“设计指南”。

关于超高密度互连特征的阻抗影响的更多细节，请查阅Eric Bogatin发布的白皮书。