Mobile menu
帮助
Home
Filter
清除
Role
Software
Content Type
Region
The Power of PDN Analysis Automation The Power of PDN Analysis Automation 5 min Blog PCB设计 PCB设计 PCB设计 Relying on a prototype for analysis into your network costs time and money. Leveraging automation tools like the PDN Analyzer™ 阅读文章
Reporting Now in On-Demand Licensing Reporting Now in On-Demand Licensing 2 min Thought Leadership You’ve been asking for greater visibility and reporting functionality for your Altium On-Demand Licenses, and we’re delivering. Read on to 阅读文章
Using 3D STEP Models to Reduce Design Respins Using 3D STEP Models to Reduce PCB Design Respins 3 min Thought Leadership Integrating mechanical design workflows into electrical design tools has become a necessary component of today’s successful PCB design processes. But 阅读文章
Supporting Seamless Design Communication with 3D PDFs Supporting Seamless Design Communication with 3D PDFs 2 min Thought Leadership With the increasing complexity of modern PCB designs, effectively communicating design intent is a growing challenge that threatens both speed-to-market 阅读文章
六大PCB设计中的DFM问题和DFM难题 影响每个设计的PCB中的前6大DFM问题 1 min Thought Leadership 作为一名PCB设计师，您需要管理各种不同的要求和期望。需要考虑电气、功能和机械方面的因素。此外，PCB布局必须及时生产，以最佳的质量和最低的成本完成。在满足所有这些要求的同时，您还需要考虑到DFM（可制造性设计）。这是 PCB设计 过程中的一个重要部分，如果处理不当，经常会引起问题。让我们来看看PCB设计中的3个DFM问题。 PCB布局中的常见DFM问题 在CAD工具中找到安全感很容易，但您的CAD工具可能会让您创建可能不容易解决的DFM问题。即使您的电路板通过了所有电气规则检查，并且在电气上是正确的，它可能无法制造。为什么会这样呢？难道您的PCB设计工具不应该帮助您创建一个在电气功能上 和大批量可制造的电路板布局吗？ 您的PCB布局可能会变得非常复杂，并且如果您不知道需要注意什么，可能会隐藏许多DFM（设计制造一体化）问题。这些DFM问题中的一些会导致装配、电气测试或制造过程中的问题，但如果您对制造过程有更多了解，所有这些问题都可以克服。 想了解更多关于制造过程的通用信息，请查看Altium PCB设计博客上的这篇文章。如果您准备好了解制造商在设计审查期间会寻找什么，以下是他们在任何PCB布局中尝试发现的一些最常见的DFM问题： 不均匀的SMD焊盘连接 SMD焊盘上错误的阻焊开口 SMD焊盘中的开放式过孔 酸性陷阱 间隙 常见的可靠性标准违规 预防这些问题意味着依赖于您在PCB布局工具中的设计规则，这可以帮助确保您的电路板可以在最小的设计审查时间内进入制造阶段。 不均匀的SMD焊盘连接 小型SMD元件，如0402、0201等，需要具有均匀的连接，以帮助防止在回流焊接过程中出现立碑现象。对于BGA焊盘也是如此，以确保可靠的焊接。这只是一个将正确的焊盘尺寸放置在您的元件足迹上的问题。常见元件有定义的焊盘尺寸（例如， IPC-7351标准下IC上的焊盘），应该放置在您的足迹中。 您可以在3D中检查元件下的焊盘尺寸，而无需导出Gerber文件 阅读文章
Layer Stack Done Right the First Time Getting Your Layer Stack Done Right the First Time 2 min Thought Leadership Failure to properly design the layer stack is a common mistake in PCB assembly. This blunder often occurs during the 阅读文章
如何在您的高速设计过程中采用信号完整性分析 如何在您的高速设计过程中采用信号完整性分析 1 min Thought Leadership 随着我们的设计变得更加复杂，信号完整性问题的风险也在增加。在设计过程中采用信号完整性仿真可以降低风险并节省资源。阅读以了解更多。 信号在现实中的运作方式往往与大学里教授的理论应用大相径庭，因此，从理论到实际应用的转变往往会导致不可预测的结果。信号可能会以多种方式受到干扰，包括损耗、串扰效应、反射、皮肤效应以及许多其他扰动。这些信号干扰可能会导致严重的后果，这些后果往往伴随着成本，但我们如何从一开始就避免这些问题呢？ 什么是风险？ 信号失真的风险和后果因其原因而异。例如，让我们来看看反射问题。信号从发射器发送到接收器，但在接收器的引脚处观察到一些能量溢出，如下图1所示。 图1 - 从接收器的引脚观察到的能量溢出 在观察这种效应时，我们可以看到信号的各种失真，如过冲可能会烧毁芯片，或者欠冲可能会导致设备切换两次。在这种情况下，我们还应该注意到回响，这也可能再次切换设备。在这两种情况下，风险都很高，包括： 原型和重新设计的额外成本。 当产品上市时，系统无法正常工作。 客户退货时的修理或更换。 那么，您可以做些什么来避免设计中的信号完整性问题呢？如果有一种方法可以在早期开发中分析信号完整性，而不需要物理原型，那又会怎样呢？ 在Altium Designer®中进行信号完整性分析 Altium包括一个信号完整性分析工具，可以帮助您检测电路板上信号的扰动和失真。这在设计过程的早期检测信号问题时非常有帮助，让您在进行布局时能够做出更好的决策。当电路板完成，布线和所有铜区域都就绪后，就可以利用后布局分析来查看信号的真实扰动。 降低信号完整性分析的风险 随着我们的设计变得越来越复杂，设计内部信号干扰的危险也在增加。借助Altium中的信号完整性仿真，可以轻松成功地导航您的高速应用程序的复杂性。 有兴趣了解更多关于将信号完整性仿真工具纳入您的设计流程的信息吗？立即下载免费白皮书 在您的高速设计过程中采用信号完整性。 阅读文章