如何在复杂多板系统中管理电源完整性和 EMI

每个多板组装都会带来一组在单板设计中不存在的电源传输约束。一旦电源通过板间连接器或线缆跨板传输，PDN 就会引入额外的串联电阻、接触电阻和回路电感，从而恶化稳压性能，并提高下游负载所看到的阻抗。如果设计人员将互连视为源板电源轨的透明延伸，那么瞬态压降、传导噪声以及连接器处的热问题，往往会成为系统中的主要失效模式。

其核心设计问题在于：在一块板上优化好的 PDN，无法在一个原本并非为其跨越而设计的物理边界上继续保持其阻抗特性。连接器和线缆在电源路径中表现为集总寄生元件，其影响会随负载电流和开关频率增加而放大。要解决这一问题，就必须将每块板的电源传输视为独立的设计课题，针对直流和交流性能对互连进行尺寸设计，并在边界处进行滤波，防止噪声在板间传播。

为什么多板 PCB 连接会失效？

多板 PCB 组装会引入单板设计中不存在的失效模式。板与板之间的物理分离、连接它们的互连结构，以及机箱内电源和信号域的划分，都会造成性能下降甚至直接不符合规范的风险。若设计人员将每块板都当作孤立的设计问题来处理，然后再用连接器或线缆简单拼接起来，就常常会在集成系统无法通过 EMC 测试或出现间歇性功能错误时感到意外。

多板连接中最常见的三类失效包括：

1. 连接器、柔性电路或线缆组件之间的机械错位，导致接触间歇、配合界面电阻升高，或在振动和热循环条件下直接出现开路。
2. 由信号完整性问题引发的 EMC 失效，其中阻抗不连续、回流路径不足或板对板接口处串扰过大，会产生超出法规限制的辐射发射。
3. 由电源完整性问题引发的 EMC 失效，其中电源轨上的噪声通过互连传导、耦合到信号线，或通过充当天线的线缆向外辐射。

机械问题通常会在原型阶段被发现，并通过公差分析或重新选择连接器来解决。然而，EMC 失效往往在开发周期后期的合规测试中才暴露出来，而且修复成本高得多，因为它们通常需要修改布局、调整连接器引脚定义，或增加原设计中未规划的滤波措施。

板对板接口处的信号完整性与 EMI

无论互连是排线、板对板连接器还是柔性电路，导致信号完整性下降并最终引发 EMI 失效的机制几乎总是相同的：地引脚分配不足。多板互连中的每一根信号导体，都需要一个在物理上与其相邻的低阻抗回流路径。当连接器引脚定义中的地引脚过少或分布不合理时，回流电流就会被迫流经较长且具有电感性的回路，从而产生辐射。

与此同时，共享远端回流路径的信号会彼此耦合，导致信号质量下降，并产生共模电流，进一步驱动线缆或连接器外壳发射电磁干扰。互连可能以两种不同方式失效：一种是直接从信号导体与回流导体之间形成的回路面积中辐射发射；另一种是将噪声从一块板传导到另一块板，然后再由接收板上的走线、平面或 I/O 线缆向外辐射。这两种机制都很常见，并且都可以通过在连接器接口处合理分配地引脚和进行适当滤波来预防。

降低多板互连中的 EMI

以下准则针对的是板对板接口处的主要 EMI 风险。每一条都对应特定的耦合机制，应在原理图和布局规划阶段落实，而不是拖到合规整改阶段再处理。

• 通过确保每条信号走线在互连两侧都具有相邻且连续不中断的地参考，来限制回流路径回路面积。当信号从一块板跨到另一块板时，其回流电流必须沿着紧邻信号导体的低电感路径流动。该路径中的任何间隙或不连续，都会迫使回流电流进入更大的环路，而回路面积与辐射发射直接成正比。
• 在连接器引脚定义中交错布置地引脚，而不是将所有信号集中在一侧、所有地集中在另一侧。对于高速接口，优选 1:1 的信号对地比例；对于中速连接，2:1 是较为实际的最低要求。将地引脚分布到整个引脚定义中，可为每个信号提供邻近的低阻抗回流路径，并减少相邻信号引脚之间的串扰。
• 差分对应以真正的成对形式穿过互连，从发送端到接收端始终保持一致的间距和对称性。差分信号之所以有效，依赖于两根导体在整个路径上的阻抗和平面几何结构保持平衡，这一点也包括穿过连接器或线缆的部分。
• 在机箱内预先定义的低阻抗位置，将机壳地与 PCB 地连接起来。在多板机箱中，外壳本身可以作为屏蔽结构，但前提是在相关频率范围内接地连接的阻抗足够低。通过一根长导线进行单点机壳接地，在几兆赫以上基本无效；若要抑制辐射发射，则需要沿机箱周边分布多个短接地点。

这些准则能够降低风险，但并不能保证一定通过合规测试。多板系统存在仅分析单块板时难以预测的相互作用效应。两块板即使各自单独都能通过辐射发射测试，一旦互连后仍可能作为整体失效，因为线缆或连接器会引入新的共模电流路径和新的天线结构。因此，必须先对集成后的组装体进行预一致性扫描，再进行正式 EMC 测试，以验证整个系统是否符合适用的无线电发射标准。

多板连接中的电源完整性

多板电源传输需要分别针对交流和直流采用不同的设计策略。高速交流电源完整性的关键在于通过将稳压器放置在与其 IC 负载相同的板上来尽量降低阻抗。通过线缆或连接器传输稳压后的电源会增加电感和电阻，而这些影响无法仅靠去耦电容完全抵消。因此，稳压器应本地部署，只有大容量直流电源或中间总线电压才应跨越板对板接口。

相比之下，直流电源完整性主要关注电阻性压降、导体和连接器引脚的载流能力，以及持续负载下的热极限。通过互连的交流和直流电源路径也都可能成为传导发射的载体。一块板上的稳压器产生的开关噪声，可能通过线缆传导到第二块板，并在那边耦合进敏感电路，或由走线和平面向外辐射。为了抑制传导发射并防止其在下游转变为辐射发射，通常有必要在互连边界的源端和负载端都设置滤波。

有两项 IPC 标准专门规范导体和连接尺寸设计中与直流电源完整性相关的内容。IPC-2221给出了不同电压电位导体之间的爬电距离和电气间隙要求，这直接适用于连接器中电源引脚间距，以及 PCB 上靠近电源输入点的走线间距。IPC-2152 则针对 PCB 导体的载流能力，提供了确定走线、覆铜区和过孔尺寸所需的数据，以确保设计在持续直流负载下的温升保持在允许范围内。如果不采用 IPC-2152 的热建模方法，而是继续依赖较老的“走线宽度对应电流”的经验法则，就很容易导致导体尺寸不足；在气流受限的封闭式多板组装中，这类导体尤其容易过热。

为多板组装中的每块板设计 PDN

在设计互连之前，应将多板系统中的每块板都视为独立的电源传输问题。若多块板共用稳压器，或假设一块板上的单组大容量电容可以为另一块板上的负载服务，就会导致 PDN 阻抗特性无法在负载需要电流的频率范围内满足目标阻抗要求。

• 当各块板都承载自身的大电流数字负载时，应将每块板的 PDN 视为独立设计。通过线缆共享稳压器，无法在 FPGA 或 SoC 拉取瞬态电流的频率范围内保持低阻抗。对于任何为快速开关逻辑供电的电源轨，每块板都应拥有自己的稳压级。
• 将稳压模块在物理上尽量靠近每块板上电流最大的 IC，尤其是 FPGA 和具有大量数字 I/O Bank 的高速处理器。即便 VRM 与负载之间仅有几厘米走线，其电感也可能在快速瞬态事件中造成超过电源轨容差的压降。
• 验证每块板的叠层是否提供足够的平面电容，以覆盖从离散去耦电容失效开始到 VRM 开始调节之间的频率范围。减小电源层与地层之间的介质厚度，可以降低这一中频范围内的阻抗，并减少所需离散电容的数量。
• 应依据实际电流消耗和 IPC-2152 规定的允许温升，来确定覆铜区和电源平面区域的尺寸，而不是基于默认覆铜设置或视觉上的覆盖面积来决定。在对流散热受限的封闭式多板组装中，尺寸不足的覆铜区比在开放气流条件下的单板设计更快达到热极限。

一套可防止中断的完整 PI 与 EMI 工作流程

随着电路板变得越来越复杂，更新多板 PCB 并确保多方利益相关者之间妥善管理变更所需的手动任务也随之增加。然而，工程师无需将各块板彼此孤立开来，才能发现 PI 问题和 EMI。

工程师可以避免由此产生的耗时且高成本的返工，但必须更加主动地从多个角度管理变更。需要考虑的因素很多，从元器件采购到机械设计与制造——涵盖从上游到下游——统一的平台能够让各部门之间实现更高效的沟通。

Altium Develop集成了工程师管理 ECAD 和 MCAD 设计、需求以及 BOM 所需的全部工具，并将其置于一个以设计为导向的环境中，从而实现更快的迭代，并在工程团队与采购团队之间建立更可靠的联系。将 BOM Portal、Requirements Portal 和设计功能结合起来，使他们能够更清晰地了解外部因素。设计人员可以看到元器件选型将如何影响其工作流程，反之亦然。开始使用 Altium Develop → 

常见问题

PCB 中的电源完整性是什么？

在高性能应用中，符合电源完整性（PI）要求对于确保网络中的每个器件都能获得其可靠、高效运行所需的精确电压和能量至关重要。

如何保持信号完整性？

信号完整性主要通过确保差分对对称性和阻抗一致性来管理。差分对中的两条走线必须在长度和几何形状上完全匹配，以确保信号同时到达并抵消噪声。

如何控制 EMI？

要控制多板系统中的 EMI，设计人员必须确保回流路径连续，并采用差分布线，在电磁场辐射之前将其抵消。通过尽早整合这些策略，并使用带屏蔽、交错排列的连接器，可以防止干扰。