如何设计您的PCB测试券以及您可以测试什么

随着组件的操作速度增加，受控阻抗在数字、模拟和混合信号系统中变得越来越常见。如果互连的受控阻抗值不正确，那么在电路测试期间识别这个问题可能非常困难。轻微的不匹配可能不会导致板失败，但如果没有在板上放置正确的测试点和测试结构以便进行裸板阻抗测试，那么很难确定不正确的阻抗是任何测试失败的原因。

由于阻抗取决于许多参数（走线几何形状、层压板厚度和层压板Dk值），因此目前大多数PCB都进行受控阻抗测试。然而，测试通常是在PCB测试优惠券上进行的，该测试优惠券是在与PCB相同的面板上制造的（通常沿着边缘）。如果你想快速完成板旋转并帮助未来的设计，你可能会考虑设计一个测试优惠券，并为未来的设计保留它。此外，为您的制造商提供有关您建议的互连几何形状的充分文档，对于确保您的制造商创建正确的测试优惠券非常有帮助。

单独或集成的PCB测试券？

任何测试优惠券的目标都是准确捕捉您的电路板预期的堆叠结构，并促进准确的互连阻抗测试。有许多方法可以做到这一点。在一个用于控制阻抗的测试优惠券中，制造商可能会在面板边缘留出一些空间，放置一些用于控制阻抗测试的测试结构。测试优惠券也可以从供应商库中选择，按照行业标准设计（例如，IPC 2221B 附录A的D优惠券），或使用一些软件生成（例如，IPC 2221B Gerber 优惠券生成器）。

有时，测试优惠券会被集成到实际的PCB中，而不是作为同一面板上的单独部分创建。在这种情况下，测试优惠券可能不会有人们期望的典型外观，这种外观通常是由生成的或供应商提供的测试优惠券所具有的。Kella Knack在最近的一篇文章中描述了在单独的测试优惠券中包含的常见测试结构（如果你是制造商）或直接在原型板上（如果你是设计师）。

将测试结构直接放置在电路板上可能看起来像是浪费空间，但它极大地帮助了电路测试，无论是在原型设计阶段还是在全面生产阶段。如果您正在设计不常见的互连几何形状，您需要在大规模生产前评估阻抗。设计一个带有您的互连设计的单板并在内部测试它们并无妨。您需要为测试板预付费用，但如果您能在生产前获得所需的测量数据，可能会省下一次板子旋转的费用。

超越阻抗

互连阻抗、PDN电容、导体损耗和传播延迟都可以通过正确的测试结构来测量。放置在定制测试优惠券上的其他测试结构对于确定基板层压板的介电常数也很有用。一旦进入微波/mmWave领域，就应该测试插入损耗和腔体辐射，以确保受控阻抗线上的模拟信号不会经历显著的退化。

测试优惠券还可以通过热冲击测试、回流模拟、玻璃转变温度测量、导体直流电阻测量或您能想象的任何其他测试。测试优惠券还给制造商一个机会来验证制造过程和质量，确保您的新板符合可靠性标准。面板的结果应该在规格值的5%以内。

在高频下的创新

如果您开始处理极高频率并且需要进行层间转换、使用独特材料或者处理HDI板，高频率可能会产生其他难以解决的信号完整性问题。在运行在数十GHz的板上，对于高速数字系统的标准测试优惠券上被测试的所有点都很重要，并且应该在高频测试优惠券上进行检查。还有其他重要的测量应该收集，以确保信号完整性和低辐射EMI。

在之前关于不同高频模拟系统中的SI/EMI问题的一些文章之后，我收到了一些关于毫米波板上使用的通孔类型的问题，特别是是否应该在这些频率下使用镀铜通孔。Jon Coonrod已经讨论了这一点以及一些关于确定介电常数一致性在互连中的重要点。在这些频率下正确尺寸和回钻这些通孔是至关重要的，因为尺寸不当且带有长尾根的通孔会产生过多的反射，表现为插入损耗达到~6 dB或更多。

通过一些明智的规划，你可以将所有重要的微波/mm波电路安装在表层，避免层间转换。如果你确实需要使用层间转换或测试独特的互连结构（例如，基板集成波导），应该在测试优惠券上检查其阻抗、插入损耗和总损耗。具体来说，层间转换可以通过时域反射测量（TDR）进行检查。传输线段和通孔结构之间的高阻抗不匹配将表现为反射信号中的下降，允许你为生产运行合格这些结构。

如果您需要设计PCB测试券或在生产PCB中包含测试结构，Altium Designer®中的布局和分析工具让您能够为测试券或成品板创建任何您能想象到的测试结构。您将能够设计您的互连和堆叠，以满足所有重要的性能要求，并且您将拥有准备新板生产所需的所有设计功能。

现在您可以下载Altium Designer的免费试用版，并了解更多关于业界最佳布局、仿真和生产计划工具的信息。今天就联系Altium专家以了解更多。