套准公差如今已成为设计约束，而不再只是制造厂的问题

多年来，PCB 制造过程中的对位公差一直是制造商关注的问题。然而，随着我们进入 Ultra HDI 和特征尺寸微型化时代，对位公差已成为设计人员必须纳入 PCB 设计检查清单的关键因素。最近我听到有人说：“但制造商应该能控制住这个。”这句话并不是出于防御心理，而是真诚地说出来的。布局满足了所有规则，设计评审也通过了，文件干净，没有任何危险信号。也没有出现什么严重失效。良率尚可，但没有达到预期。有少量过孔出现了偏移，还有几个环形环在截面上看起来有些偏薄。当时，这两种情况似乎都不算什么大问题。

对位一直都很重要

对位偏移并不是什么新问题。历史上，材料在制造过程中一直都会膨胀和收缩，菲林会拉伸，激光钻孔会进行补偿，有时甚至会补偿过度。当我们从 HDI 结构转向 Ultra HDI 时，这些现象并不会改变。

那么，为什么我们会突然开始担心 Ultra HDI 制造中的对位问题？随着微型化的发展，真正改变的是我们可用于吸收这些偏差的余量已经所剩无几。当介质厚度下降、铜特征变窄时，过去还安全落在裕量范围内的微米级偏移，如今会直接侵蚀这些裕量。在 HDI 中，这种变化可能只是背景噪声；而在 Ultra HDI 中，它会出现在设计人员高度关注的位置：过孔到走线间距、捕获焊盘对称性、堆叠微孔对位。

一位制造商曾说：“我们不是失去了对位，而是失去了容错空间。”这句话让我印象深刻，也很好地提醒了我这种范式转变。HDI 可能有 75 微米的间距，而 Ultra HDI 可能只有 25 微米。它们在电脑屏幕上看起来可能差不多，但在 PCB 制造现场却会带来显著影响。

满足最小值应该成为一种策略吗？

随着制造商沿着新技术的学习曲线不断前进，Ultra HDI 的设计规则检查仍在持续演进。如今可以肯定地说，大多数情况下，Ultra HDI 设计在技术上仍然满足我们一直在使用的标准规则。“过去是什么”和“未来将是什么”之间的差距正在不断变化。设计规则检查确认的是几何关系。一个在 CAD 中与走线保持最小允许间距的过孔，一旦叠加层间偏移，仍然可能变得脆弱。

这正是那些在 HDI 时代形成的习惯悄悄对设计人员产生反作用的地方：使用全局间距规则；将捕获焊盘尺寸视为固定值；在材料和工艺本身并不对称的情况下假设结构是对称的。

对位风险会出现在哪里

对位问题很少会以非常明显的方式暴露出来。它们往往表现为一些细微但令人不安的信号，需要制造商从整体角度去审视并加以标记。

• 激光命中位置在技术上仍符合规范，但已不再居中
• 环形环在电气上通过要求，但引发了可靠性疑问
• 间距被侵蚀到刚好让检验人员感到不安的程度
• 首件照片在评审会议中引发长时间停顿

等到这些现象出现时，设计中的大部分风险其实已经被锁定。虽然仍然可以调整，但已经不再容易。我们正在看到，对位问题正逐渐进入设计讨论的核心。

不能想当然地认为，如果某个结构在上一次 HDI build 中可行，那么它在 Ultra HDI 中也会表现相同。对于堆叠微孔对位公差和交错微孔对位也是如此。同样危险的是，假设在周围一切都在缩小的情况下，捕获焊盘仍然可以保持原来的尺寸。

我曾听一位设计师说过：“不是我们收紧了规则，而是技术收紧了规则。”当时我并没有太在意，但这确实是真的。为了实现 ultra HDi 特征尺寸，从减成法工艺转向加成法工艺，正在改变制造流程，引入新材料，并收紧整个制造过程中的工艺窗口。

为偏移而设计

对设计人员来说，最困难的转变之一，是接受在 CAD 中实现完美对位已不再是目标。可预测的变化才是。材料会移动，工艺会波动，激光会调整。问题不在于对位是否会发生偏移，而在于设计是否留出了足够空间来容忍这种偏移。

这要求在布局和评审阶段采用不同的思维方式。与其问“这是否满足规则？”，不如问“如果它发生偏移，会怎样？”这种转变会改变设计人员处理关键区域的方式。它鼓励采用差异化规则，而不是全局统一规则。它也促使设计人员更早与制造商展开沟通，不是为了获得批准，而是为了获得背景信息和上下文。

更好的 Ultra HDI 设计评审

Ultra HDI 的设计评审仍然会涵盖叠层、过孔和材料。但对于 Ultra HDI，最有效的评审还会包括如下问题：

• 我们在哪些地方已经有意增加了裕量，或者本可以有意增加裕量，即使规则并没有要求？
• 哪些结构最容易发生错位？
• 我们是否一直在对层间偏移做出假设？还是已经进行了确认？
• 如果发生偏移，我们会最先在哪里看到影响？

这些问题如果能在设计早期并与制造商协作提出，效果最佳。对于这种协作，我再怎么强调都不为过。制造商也在学习所需的工艺调整和设计最佳实践。要充分借助他们的专业经验。

带来差异的小调整

对 Ultra HDI 设计做一些小调整，可能会对良率产生巨大影响。在对位最敏感的区域适当增大间距。在堆叠结构有要求的地方，尽可能使用更大的捕获焊盘。在制造说明中明确标注高风险区域，以避免误解，而不是含糊带过。这个清单里没有什么惊天动地的措施，但它们会对可制造性产生很大影响。

那些在制造时勉强通过的对位问题，随着时间推移可能会引发故障。边缘化的对位可能会加速疲劳、集中应力，并降低长期可靠性，尤其是在高密度互连结构中，这一点需要纳入考虑。

对位公差并没有停止作为制造挑战而存在。但如今，它也属于设计讨论的一部分，与信号完整性、电源传输和材料选择并列。

无论您需要构建可靠的电力电子系统还是先进的数字系统，Altium Develop 都能将每个学科整合为一股协同力量。打破孤岛。突破限制。在这里，工程师、设计师和创新者作为一个整体协同工作，无拘无束地共同创造。立即体验 Altium Develop！