PCB布线

PCB中的布线在元件之间建立铜连接，成功的布线实践将有助于确保信号完整性、低串扰和低EMI。浏览我们的资源库，详细了解PCB布线，以及PCB布局软件如何帮助您遵守布线规则和信号标准。

Altium Designer中的PCB布线什么是PCB布线？在Altium Designer中布线PCB

Filter

found

Sort by

模数混合电路的PCB设计分割

模数混合电路的PCB设计分割 1 min Webinars 对于一些模数板卡，需要对其模拟部分和数字部分进行隔离分割。那么这些分割如何处理呢？对于模拟数字跨接的地方都有什么要求呢？本次课程将通过分析几个成功的模数案例来和大家一起讨论，并对模数混合板卡的分割要点进行总结。

DDR存储器布局布线设计思路解析

DDR存储器布局布线设计思路解析 1 min Webinars 详解DDR高速存储器模块的布局布线的设计思路。从原理图分析到PCB布局布线，从一片到两片、四片DDR；从DDR一代到DDR四代，全面地解析处理DDR相关的设计思路。

两层板的设计思维——快速入门必备操作

两层板的设计思维——快速入门必备操作 1 min Webinars 本课题主要介绍让新手快速了解Altium软件的方法，并且能利用Altium软件进行规范的设计。内容包括如何看懂原理图、整个项目布局布线的规划、布局布线的实战演示、整板优化走线、DRC检查、PCB设计后期处理等。让不懂画板的人也可以快速入门。

MP3 蓝牙音箱案例 - 进阶学习

MP3 蓝牙音箱案例 - 进阶学习 1 min Webinars

四层板设计思路及与二层板的区别

四层板设计思路及与二层板的区别 1 min Webinars 本次课程主要是给大家分析四层及多层板的绘制思路，并且通过讲述四层板的完整设计流程（从原理图开始到最后的板级实现），让大家形成一个正规的系统化流程设计思路，让你做项目有条有理，不再手忙脚乱。

Customer Success Stories SpaceQuest Find out how SpaceQuest used Altium to develop an experimental identification system from concept to flight hardware in six weeks.

PCIe布局和布线指南

PCIe布局和布线指南 1 min Guide Books PCB 设计工程师

PCB 设计工程师

PCB 设计工程师

PCB 设计工程师小时候，拆开计算机，看着布满各种卡槽、芯片和其他电子器件的复杂主板，我总是有一个疑问，谁能把PCB布局搞清楚？随着我对计算机结构以及外围设备PCB设计的了解越来越多，我开始领会到PCB设计人员在致力于构建出色电子设备方面所做出的贡献。现代GPU、USB、音频和网卡均可在同一互连标准的背面运行：PCI Express。如果您不熟悉PCIe设备的高速PCB设计，除非从PCI-SIG（外围元件互连特别兴趣小组）购买标准文档，否则有关该主题的信息会有点零散。幸运的是，基本规范可以拆解为可执行的设计规则，您可以使用合适的PCB设计软件，轻松地为下一 PCIe设备进行布局和布线。与任何高速设计一样，盲目遵循布线规范的标准并不能保证您的设计能够如期工作。任何原型设计都应经过全面测试，以确保设计中不会潜伏信号完整性问题。即使您已经根据阻抗、迹线长度等方面的正确布线规范设计所有内容，设计也仍有可能因布局选择不当而惨遭失败。每一代的PCIe规范还包括测试要求，这些要求发布在 PCI-SIG网站上。我们不会在此进行测试，但请继续阅读简短摘要，了解标准中的内容以及如何设计出最符合新一代PCIe的PCIe卡。布线规格目前，负责监督PCIe规范的行业工作组PCI-SIG发布了五代PCIe。 PCIe Gen 5已于今年发布，预计PCIe Gen 6器件将在2022年推出。确切的布线规格取决于您将为特定元件使用哪一代PCIe。在设计方面，您需要将元件和主机控制器配对，以支持元件所需的数据速率。PCIe向前和向后兼容，因此最小数据带宽被限制在控制器和外围元件的最小值。拓扑和数据速率所有PCIe链路均由多个通槽（差分对组）组成，这些通道作为一组串行接口提供高吞吐量。请注意，虽然PCIe通槽是串行的，但这些通槽组合在一起似乎形成并行总线，但事实并非如此。双向通信是通过Rx和Tx通槽组进行的。PCIe通槽作为差分对进行点对点布线，因此应制定关于长度匹配和偏斜的标准规则。PCIe标准定义了最多16个可用通槽，这些通道还定义了标准化PCIe卡插槽的大小。不同的主机控制器将有不同数量的可用通槽，然后可以定义它们能够支持多少外围设备。PCIe器件使用具有不同线路代码的嵌入式时钟（Gen 1和Gen 2中为8b/10b，Gen 3及更高版本中为128b/130b），因此我们无需担心像DDR中那样布线额外的时钟通道。最后，每一代的数据吞吐量都是上一代的两倍，在PCI Gen