信号完整性

浏览我们的资源库了解更多关于PCB设计和信号完整性。

Filter
found
Sort by
Role
Software
Content Type
Clear Filters
如何在您的高速设计过程中采用信号完整性分析 如何在您的高速设计过程中采用信号完整性分析 1 min Thought Leadership 随着我们的设计变得更加复杂,信号完整性问题的风险也在增加。在设计过程中采用信号完整性仿真可以降低风险并节省资源。阅读以了解更多。 信号在现实中的运作方式往往与大学里教授的理论应用大相径庭,因此,从理论到实际应用的转变往往会导致不可预测的结果。信号可能会以多种方式受到干扰,包括损耗、串扰效应、反射、皮肤效应以及许多其他扰动。这些信号干扰可能会导致严重的后果,这些后果往往伴随着成本,但我们如何从一开始就避免这些问题呢? 什么是风险? 信号失真的风险和后果因其原因而异。例如,让我们来看看反射问题。信号从发射器发送到接收器,但在接收器的引脚处观察到一些能量溢出,如下图1所示。 图1 - 从接收器的引脚观察到的能量溢出 在观察这种效应时,我们可以看到信号的各种失真,如过冲可能会烧毁芯片,或者欠冲可能会导致设备切换两次。在这种情况下,我们还应该注意到回响,这也可能再次切换设备。在这两种情况下,风险都很高,包括: 原型和重新设计的额外成本。 当产品上市时,系统无法正常工作。 客户退货时的修理或更换。 那么,您可以做些什么来避免设计中的信号完整性问题呢?如果有一种方法可以在早期开发中分析信号完整性,而不需要物理原型,那又会怎样呢? 在Altium Designer®中进行信号完整性分析 Altium包括一个信号完整性分析工具,可以帮助您检测电路板上信号的扰动和失真。这在设计过程的早期检测信号问题时非常有帮助,让您在进行布局时能够做出更好的决策。当电路板完成,布线和所有铜区域都就绪后,就可以利用后布局分析来查看信号的真实扰动。 降低信号完整性分析的风险 随着我们的设计变得越来越复杂,设计内部信号干扰的危险也在增加。借助Altium中的信号完整性仿真,可以轻松成功地导航您的高速应用程序的复杂性。 有兴趣了解更多关于将信号完整性仿真工具纳入您的设计流程的信息吗?立即下载免费白皮书 在您的高速设计过程中采用信号完整性。 阅读文章
如何自动化您的高速设计流程 如何自动化您的高速设计流程 1 min Thought Leadership 在电子表格中跟踪每个网段的长度、通孔深度或引脚长度可能是一项繁重的任务。了解如何通过Altium Designer®中的新技术自动化您的高速设计流程。 高速设计是电气工程师可以承担的最具挑战性的任务之一。许多因素可能影响高速信号的响应方式。一个误解是高速设计是系统时钟频率的功能。事实并非如此。实际上,高速是由上升时间、PCB堆叠中的阻抗控制、走线宽度和终端决定的。 更快的切换速度对工程师和PCB设计师来说基本上意味着两件事: 信号完整性问题 反射、串扰等。 通过控制阻抗布线、终端和PCB堆叠来实现信号完整性目标。 时序约束 确保多个信号几乎同时到达它们的目的地引脚 匹配信号路径的路由长度 高速设计的旧方法 在过去,工程师们不得不通过在电子表格中跟踪所有内容来处理信号完整性和时间约束问题。这使他们能够跟踪每个网络的每个单独段长、通孔深度、电阻长度和引脚长度。将每个网络的所有这些相加,然后在需要的地方添加信号长度,这使他们能够使组中所有网络的长度相等。这是一种过时的长度匹配方法,既繁琐又耗时。 如果你能自动定位相关设计规则,如长度和匹配长度,而不必浪费时间在电子表格中跟踪数据呢? 下载我们的免费高速设计和xSignals®白皮书,学习如何自动化你的高速设计流程。 阅读文章