Skip to main content
Mobile menu
解决方案
Altium Develop
在 Altium Designer 中设计先进 PCB,可独立设计,也可在需要时连接评审、数据来源和发布协同。
Altium Agile Teams
在多学科电子开发与协作中引入结构化流程,确保效率与速度不受影响。
资源 & 支持中心
Altium 365 免费工具
Gerber Compare
在线 PCB 查看器
了解产品
下载
联系我们
关注微信
扫描二维码
关注Altium微信平台
资源 & 支持中心
用户指南
实战讲堂
学习中心
技术文档
支持中心
常见问题
Altium 社群
社群
Bug提交
创意
教育
学生实验室
Free access to professional PCB design software, training, and learning resources for students
教育者中心
A comprehensive education platform providing curriculum, software, training, and classroom resources for educators
Altium 教育课程
Free college- and university-level PCB design curriculum designed to prepare students for real-world engineering careers
Search Open
Search
Search Close
登录
信号完整性
Main menu
首页
PCB设计
团队协作
元器件创建
PCB数据管理
PCB设计输出和文档
ECAD/MCAD
HDI设计
高速设计
多板设计
PCB布局
PCB布线
PCB供应链
电源完整性
RF设计
刚柔结合板PCB设计
原理图输入
信号完整性
PCB设计仿真/分析
软件
Discover
Develop
敏捷团队
敏捷企业
Altium 365
Altium Designer
资源中心
项目
Altium Academy
工程新闻
指南书
新闻通讯
播客
项目
培训课程
网络研讨会
白皮书
首页
信号完整性
信号完整性
浏览我们的资源库了解更多关于PCB设计和信号完整性。
What is Signal Integrity?
PCB Design Fundamentals
xSignals in Altium
Signal Integrity Stimulus Design Rules
Basics of Signal Integrity Analysis
Overview
指南
网络研讨会
视频
Tech Docs
All Content
Filter
found
Sort by
Most Recent
Most Popular
Title (A-Z)
Title (Z-A)
Role
电气工程师
机械设计工程师
PCB 设计工程师
Software
Altium Develop
Altium Agile 团队
Altium Designer
Altium 365
PLM集成
Octopart
Content Type
指南
视频
网络研讨会
白皮书
播客
真实世界中的信号完整性:高速 PCB 的布局、寄生参数与器件选型
1 min
Blog
Simulation Engineers
了解为什么仅靠 PCB 布局还不足以应对高速设计。随着信号边沿速率不断提升,学习寄生效应和器件选型如何影响信号完整性。
阅读文章
铜厚如何影响 UHDI PCB 的信号完整性?
1 min
Blog
PCB 设计工程师
我曾在视频和文章中讨论过,为什么更小的线宽和更小的间距需要使用更低的铜厚。主要原因在于,当基铜箔的厚度与导线宽度接近时,制造商无法将铜蚀刻到非常小的线宽和线距,例如 2 mil/50 微米。正因如此,HDI PCB 中使用的最小线宽和线距,其走线截面往往更接近方形长宽比,而不是较宽的梯形。这种情况在线路位于带状线层时尤为明显。 当铜膜更薄并对应更细的线宽时,线路阻抗会发生什么变化?尤其是,对于一定范围内的铜厚变化,线路阻抗会如何波动?这些问题非常重要,因为它们会影响你在传输线、天线、印刷 RF 电路,或任何需要依靠铜层维持阻抗控制的电路仿真中,能够接受多大的裕量。本文将探讨这些问题,并展示一些基于实际铜膜厚度波动所得到的线路阻抗变化数据。 UHDI 中的铜是什么样子 如上所述,UHDI 设计中的铜走线,其截面形状更接近方形,而不是典型的矩形或梯形。梯形截面是减成法蚀刻造成的;这是因为蚀刻液会持续侵蚀铜箔暴露表面。随着铜厚降低,蚀刻时间会缩短,从而减小走线的蚀刻因子,使其外形看起来更接近方形。 HDI 与 UHDI 的典型分界点在于是否需要采用加成法工艺; SAP or mSAP
阅读文章
避免高性能多板 PCB 设计中的跨板信号完整性问题
1 min
Blog
Systems Engineers/Architects
Simulation Engineers
电气工程师
避免多板 PCB 设计中的跨板信号完整性失效。了解连接器过渡、偏斜和边界如何消耗裕量。
阅读文章
如何在复杂多板系统中管理电源完整性和 EMI
1 min
Blog
PCB 设计工程师
了解如何在复杂的多板系统中管理电源完整性和 EMI。降低 PDN 阻抗,防止电压下跌,并避免代价高昂的 EMC 失效。
阅读文章
高速标准不断提高门槛
2 min
Newsletters
Systems Engineers/Architects
电气工程师
PCB 设计工程师
了解 PCIe、以太网、USB‑C 和 Wi‑Fi 的进步如何推动 SI、EMI 和合规性测试前移到架构、原理图和叠层设计决策阶段。
阅读文章
为通道完整性应规定什么:高速链路的实用检查清单
2 min
Newsletters
PCB 设计工程师
电气工程师
了解为什么通道完整性会在后期失效。遵循一份包含八个步骤的规格检查清单,在早期就在重定时器、连接器、电缆、材料和测试之间分配裕量。
阅读文章
如何测量 FR4 PCB 的介电常数
1 min
Blog
PCB 设计工程师
PCB 材料的介电常数可以通过多种方法进行测量。对于 FR-4 和其他 PCB 材料,信号完整性工程师有时需要直接验证介电常数值,以便将仿真与测量结果进行关联,并准确预测互连的行为。
阅读文章
Pagination
First page
« First
当前页面
1
页面
2
页面
3
页面
4
页面
5
页面
6
Next page
››
Last page
Last »