信号完整性

浏览我们的资源库了解更多关于PCB设计和信号完整性。

What is Signal Integrity? PCB Design Fundamentals xSignals in Altium Signal Integrity Stimulus Design Rules Basics of Signal Integrity Analysis

Filter

found

Sort by

PCB信号完整性分析的基础知识

PCB信号完整性分析的基础知识 1 min Blog PCB设计

PCB设计

Electrical Engineers

Simulation Engineers

PCB设计

Electrical Engineers

Electrical Engineers

Simulation Engineers

Simulation Engineers 阅读并了解信号完整性分析的重要步骤以及这些步骤如何揭示PCB布局中的问题。

如何设计您的PCB测试券以及您可以测试什么

如何设计您的PCB测试券以及您可以测试什么 1 min Thought Leadership 随着组件的操作速度增加，受控阻抗在数字、模拟和混合信号系统中变得越来越常见。如果互连的受控阻抗值不正确，那么在电路测试期间识别这个问题可能非常困难。轻微的不匹配可能不会导致板失败，但如果没有在板上放置正确的测试点和测试结构以便进行裸板阻抗测试，那么很难确定不正确的阻抗是任何测试失败的原因。由于阻抗取决于许多参数（走线几何形状、层压板厚度和层压板Dk值），因此目前大多数PCB都进行受控阻抗测试。然而，测试通常是在PCB测试优惠券上进行的，该测试优惠券是在与PCB相同的面板上制造的（通常沿着边缘）。如果你想快速完成板旋转并帮助未来的设计，你可能会考虑设计一个测试优惠券，并为未来的设计保留它。此外，为您的制造商提供有关您建议的互连几何形状的充分文档，对于确保您的制造商创建正确的测试优惠券非常有帮助。单独或集成的PCB测试券？任何测试优惠券的目标都是准确捕捉您的电路板预期的堆叠结构，并促进准确的互连阻抗测试。有许多方法可以做到这一点。在一个用于控制阻抗的测试优惠券中，制造商可能会在面板边缘留出一些空间，放置一些用于控制阻抗测试的测试结构。测试优惠券也可以从供应商库中选择，按照行业标准设计（例如， IPC 2221B 附录A的D优惠券），或使用一些软件生成（例如， IPC 2221B Gerber 优惠券生成器）。有时，测试优惠券会被集成到实际的PCB中，而不是作为同一面板上的单独部分创建。在这种情况下，测试优惠券可能不会有人们期望的典型外观，这种外观通常是由生成的或供应商提供的测试优惠券所具有的。Kella Knack在最近的一篇文章中描述了在单独的测试优惠券中包含的常见测试结构（如果你是制造商）或直接在原型板上（如果你是设计师）。将测试结构直接放置在电路板上可能看起来像是浪费空间，但它极大地帮助了电路测试，无论是在原型设计阶段还是在全面生产阶段。如果您正在设计不常见的互连几何形状，您需要在大规模生产前评估阻抗。设计一个带有您的互连设计的单板并在内部测试它们并无妨。您需要为测试板预付费用，但如果您能在生产前获得所需的测量数据，可能会省下一次板子旋转的费用。超越阻抗互连阻抗、PDN电容、导体损耗和传播延迟都可以通过正确的测试结构来测量。放置在定制测试优惠券上的其他测试结构对于确定基板层压板的介电常数也很有用。一旦进入微波/mmWave领域，就应该测试插入损耗和腔体辐射，以确保受控阻抗线上的模拟信号不会经历显著的退化。测试优惠券还可以通过热冲击测试、回流模拟、玻璃转变温度测量、导体直流电阻测量或您能想象的任何其他测试。测试优惠券还给制造商一个机会来验证制造过程和质量，确保您的新板符合可靠性标准。面板的结果应该在规格值的5%以内。在高频下的创新

您应该为数字集成电路使用什么尺寸的去耦电容？

解耦电容计算：您应该为数字IC使用什么尺寸？ 1 min Blog 这些去耦电容的尺寸选得合适吗？在PCB设计指南中，包括高速数字设计“大师”们经常提到的一点是，需要找到合适的去耦电容尺寸。这有时候是在没有完全理解这些电容在PDN中应该做什么，以及它们在确保电源完整性方面的作用的情况下被提及的。我还看到许多应用说明书默认使用几十年前的指南，即在数字集成电路的电源和地脚之间放置三个电容（通常是1 nF、10 nF和100 nF，或类似这样的配置）。在过去，这可能是足够的；快速数字组件中出现的电源完整性问题并不足以干扰核心电压，所以三个电容完成的工作还算不错。今天的快速集成电路具有多个输出和低核心电压（低至1.0V），与昔日的较慢组件相比，它们有着更严格的噪声限制。更严格的噪声限制意味着需要更精确的去耦。既然如此，任何与当今相当强大的MCU和许多其他数字组件打交道的设计师都需要知道如何正确地选择去耦电容的大小。那么，最佳的做法是什么呢？一般来说，有两种方法可以做到这一点。让我们来看看这两种方法，了解如何计算去耦电容的值，以及为什么旧有的三个去耦电容的神话在现代高速数字设计中不再适用。理解等效电容模型在我们开始确定数字设计所需的去耦电容大小之前，你需要了解电容器的基本电路模型。尽管我们很希望认为电容器的行为完全符合理论，但实际情况并非如此。所有的电容器在引线上都有一定的电感，这定义了它们的阻抗谱，这种阻抗谱是以串联RLC网络经验模型来表示的：用于模拟电容器的等效RLC电路在这个模型中，ESR 和 ESL 分别是等效串联电阻和等效串联电感。C 的值可以按照元件数据表中引用的电容量来取。最后，R 的值考虑了构成电容器的电介质的电导。这解释了任何电容器在充电后从其电路中移除时发生的瞬态泄漏。这个值通常足够大，可以忽略。在这个模型中（忽略 R），值 (ESR/(2*ESL)) 是等效电路的阻尼常数，假设连接到电路两端的负载为 0

2:49 如何在设计中设置和使用微孔 1 min Videos

8:09 如何计算单根传输线和差分传输线的阻抗 1 min Videos 了解如何使用 Altium Designer 的层堆栈管理器，对设计中每层的单面和不同面的阻抗要求进行配置、定义和使用。

52 如何为阻抗计算定义参考平面 1 min Videos 了解如何为设计的阻抗计算定义参考平面。

2:30 如何设置盲孔和埋孔 1 min Videos 了解如何在设计中定义、设置和使用盲孔和埋孔。