PCB布线

PCB中的布线在元件之间建立铜连接，成功的布线实践将有助于确保信号完整性、低串扰和低EMI。浏览我们的资源库，详细了解PCB布线，以及PCB布局软件如何帮助您遵守布线规则和信号标准。

Altium Designer中的PCB布线什么是PCB布线？在Altium Designer中布线PCB

Filter

found

Sort by

BGA PCB设计

如何成功使用BGA进行设计 1 min Blog 在PCB中使用高引脚数BGA进行设计的第一步是什么？您将从布局规划、扇出和层分配开始，以帮助布线。

PCB铜粗糙度

PCB铜表面粗糙度多少算过多？ 1 min Blog 当我们谈论铜的粗糙度时，我们总是把它当作一个普遍的坏事来提起。事实上，有些电路即使铜很粗糙也能正常工作。只要你的走线在其他所有方面都按规格制造，只要你的操作频率或带宽足够低，走线的粗糙度可能就不重要。究竟什么构成了“足够低”，以及粗糙度的影响何时小到我们可以忽略它呢？在最近一篇关于铜箔的文章中，我提供了一些关于不同类型铜箔和你可以期望的一些粗糙度值范围的背景信息。当你开始寻找材料来构建你的高频设计时，值得确定粗糙度因素是否会影响阻抗和损耗到一个过度的程度。在这篇文章中，我将展示三种策略，你可以用来确定在你的设计中是否应该尽量减小粗糙度。这涉及查看数据，或进行一些简单的计算来确定粗糙度。你应该何时担心铜箔的粗糙度？这是一个重要的问题，至少可以从两个角度来考虑。当你告诉设计师“嘿，你需要在阻抗计算中考虑铜的粗糙度时”，他们可能会想要扔掉他们的阻抗计算器，并放弃获得准确的阻抗预测。实际上，在某些频率以下，铜的粗糙度不会产生明显的影响。如果你正在使用标准的低速数字总线（ I2C、SPI、UART，或者仅仅是切换你的GPIOs），那么你不需要担心铜的粗糙度有两个原因：这些总线没有阻抗规格，因此不需要控制阻抗路由这些信号的大部分带宽都限制在铜的粗糙度成为影响设计的重要因素的频率以下。然而，如果你正在设计最新迭代的常见数字协议、5 GHz WiFi、低信噪比射频印刷电路、雷达系统或超高速数字协议（56G+ SerDes），那么铜的粗糙度绝对重要，并且在选择材料时应该考虑。不过于泛化，有两种方法可以解决问题并确定铜的粗糙度在你的设计中是否重要：计算您提议的互连的粗糙和光滑阻抗谱，并进行比较查看不同铜粗糙度值的插入损耗测量使用#1中的结果获得传播常数，并比较作为粗糙度参数的函数的损耗选项#1是您获得互连S11预测的首要步骤。选项#2和#3基本上是相同的，如果你仔细想想……你只是在比较S21的测量和计算。这里的想法是看看不同类型的PCB铜箔与几乎完美的铜相比产生过多的损失时，以及这是多少损失。选项#1 您在PCB设计软件中找到的阻抗计算器非常适合在您能够访问材料集的粗糙度参数时，对粗糙阻抗的影响进行合理准确的估计。

在PCB布线中使用电磁求解器进行寄生提取

在PCB布线中使用电磁求解器进行寄生提取 1 min Blog PCB 设计工程师

PCB 设计工程师

Simulation Engineers

电气工程师

PCB 设计工程师

PCB 设计工程师

Simulation Engineers

Simulation Engineers

电气工程师

电气工程师寄生提取：集成电路设计社区必须每天都要处理这个任务，特别是当门特征尺寸缩小到约350纳米以下且芯片以高切换速度运行时。PCB社区也必须处理这个概念，以便更好地设计电源传递网络、具有精确阻抗的互连以及正确量化串扰和耦合机制。有许多第三方应用程序可以用来从您的布局中提取特定几何形状的寄生元件，但这些工具的结果对于大多数设计软件来说是不切实际的。为什么要担心PCB中的寄生元件，以及我们如何在设计过程中处理这些问题？有意和无意的寄生元件完全负责PCB中的信号和电源行为。当您计算阻抗时，您实际上是在计算两个重要的寄生元件，并且您正在使用这些作为布线引擎的一部分。您还可以使用这些值来进行诸如串扰预测、涉及瞬态和振铃的电源模拟，甚至是将ESD脉冲耦合到暴露的走线中。为您的走线进行寄生提取您创建的PCB堆叠将部分决定影响您的导体的寄生参数。实际上，您不需要复杂的场求解器就能确定PCB布局中特定走线周围出现的寄生参数。您在PCB布局中放置的走线将具有一些自然的寄生电容和电感，这决定了它们的阻抗。然而，如果您将一些铜靠近一条走线，将会有一些额外的互相电容和电感，这将修改走线的阻抗。实际上，使用阻抗计算工具以及文献中的一些分析公式或场求解器工具（如Ansys、COMSOL等）就可以确定这些寄生值。对于PCB上的单条走线（无论其宽度如何），您可以通过两种方法获得寄生电容和电感：直接计算，需要场求解器或一些在期刊文章中找到的复杂分析公式通过比较计算，这涉及将无寄生阻抗计算与耦合走线阻抗计算进行比较第一点，直接计算，非常强大，需要一些昂贵的软件。您也可以在文献中找到特定结构的公式，但这些通常是涉及潜在数十个参数的非常复杂的公式。不同结构的互耦合公式也很少有普遍性。第二点，通过比较确定，实际上相对简单，如果你有公式可用，它仅仅是比较不同计算器得出的阻抗值的问题。这基本上是我在之前关于铜箔与50欧姆阻抗微带线/带状线之间的间隙的文章中所做的；通过比较特定宽度的阻抗值，可以确定寄生效应何时对阻抗产生明显影响。在接下来的部分，我将采取类似的方法，但我将使用Altium Designer中的场求解器来生成结果。使用单端迹线阻抗计算的结果，然后将这些与其他迹线阻抗计算结果进行比较，你可以通过一些简单的公式快速提取寄生参数的值。方法这里的方法很简单，依赖于比较孤立迹线的阻抗计算与带有寄生元件的迹线的阻抗计算。通过这种方式，你可以计算出寄生元件的值，这些寄生元件仅仅是互相电容和互感。注意，在这个例子中，我们使用的是无损耗阻抗，因为这是Altium Designer返回的值。然而，它确实可以为你提供直到GHz频率的寄生参数非常准确的估计。请注意，任何计算器应用程序（例如我在其他一些博客中创建的计算器）或在Altium Designer中的层堆栈管理器只会返回 L或 L p。由于分子是传播常数，我们现在有2个方程和2个未知数，因此可以解决该系统以获得寄生参数。这个模型是从电报方程推导出来的，假设一个平面或接近线路的轨迹，其中附近的导体保持静止。

差分对阻抗：使用计算器设计PCB

差分对阻抗：使用计算器设计PCB 1 min Blog 我在高中时上过各种各样的计算机课程，并且始终有一个疑问，那就是为什么以太网电缆中的导体要相互缠绕在一起？我不知道原来这是一种简单的设计方法，可以确保信号在不互相干扰的情况下抵达目的地。有时，复杂问题的最佳解决方案实际上也是最简单的解决方案。差分对布线不只局限于以太网线缆；它也是高速PCB中的关键布线和设计技术之一。电路板设计人员通常从单端走线而不是差分对走线的角度来讨论传输线阻抗，但是清楚地理解和计算差分对阻抗对于确保整个电路板的受控阻抗至关重要。电抗、电感和阻抗等因素通常可以归结为一个简单的解决方案。差分阻抗何时起到重要作用？高速/高频PCB中的阻抗失配会严重破坏信号。当单端走线中存在明显的阻抗失配时，会出现诸如由于产生信号共振而导致的振铃之类的问题。这同样适用于不同的对；但与具有高输入阻抗的负载相连的端接对是个例外（例如，LVDS）。就像单端阻抗一样，当走线表现为差分传输线时，差分对阻抗具有重要意义，具体取决于给定走线上的传输延迟。在信号上升时间非常短的情况下，差分对阻抗应与源和负载元器件匹配。除非走线与其上游和下游元器件之间的失配很严重，否则通常不需要进行阻抗匹配。您需要通过查看信号标准所允许的阻抗失配来确定临界长度，当超过该临界长度时，需要执行阻抗匹配。对于数字信号，这一有效长度可以转换回上升时间；对于模拟信号，可以转换成该对长度的一部分波长。如果信号上升时间少于沿走线的往返传输延迟的两倍，则应将走线视为传输线。如果您想要保守一点，那么当带宽扩展到GHz范围内时，应始终在高速和高频PCB中进行阻抗匹配，这是因为信号波长/传播延迟长度将在几厘米的数量级上。如果走线的传输延迟大于上升时间或振荡周期界定的临界往返传输延迟的10％，那么将走线视为传输线是一种更加保守的行业标准规则。在不确定的情况下，匹配阻抗以防止信号反射问题的做法更为安全。差分对中的耦合，可以决定差分阻抗。对于差分对阻抗，通过一些简单的公式，可以仅使用特征阻抗和耦合强度来估算差分对的阻抗（未连接任何负载时）。与Ben Jordan一起观看此次网络研讨会，以了解有关计算的更多信息，并查看用于差分微带线的简单公式。对于数字信号和宽带模拟信号，在计算差分阻抗时，需要考虑到信号的频谱。对于数学家来说，数字信号中的频率内容可以表示为模拟频率的总和，并且由于电介质中的色散，数字信号的每个模拟部分的介电常数都将略有不同。这意味着搭载数字信号的差分对中的耦合会在数字信号或宽带模拟信号的整个频谱范围内变化。这些事实使差分对阻抗和单端走线阻抗的计算变得相当困难，除非您拥有一个定义电介质中色散的模型。如果您不喜欢求解耦合型偏微分方程组（参见Telegrapher的方程式），那么正确的差分阻抗计算器可以帮助您确定用于所需差分阻抗值的正确走线宽度、间距和与参考面的距离。差分阻抗计算器与多个差分阻抗计算器一起使用时，需要事先知道走线的介电常数。这需要用到另一个根据您的特定几何形状定制的阻抗计算器，或者您需要手动计算出PCB基板中每个频率的介电常数。获得介电常数并选择走线排列后，就可以开始运行计算以确定正确的几何形状了。您可以使用几何参数，直到达到所需的阻抗水平，或者可以约束几何形状，并将计算出的阻抗值用于PCB中的阻抗匹配。大多数计算器返回的差分阻抗值等于每条走线的阻抗之和（包括耦合造成的阻抗）。将该值除以2可以得到每条走线的奇模阻抗值。在极限情况下，将走线之间的间距设置为非常大的值会导致走线的阻抗收敛到具有相同几何形状的单端走线的特征阻抗。许多在线差分阻抗计算器的一个缺点是它们不允许您将阻抗作为频率的函数来计算。一些RF计算器仅在特定频率（通常为2.4 GHz）上执行计算，否则它们会要求您必须指定您选择的单个频率。差分对阻抗及其S参数与频率有关，这是由于色散（如上所述）以及负载分量对中等长度走线中的输入阻抗的影响所致。我在网上看到的所有差分对阻抗计算器都没有考虑到这些事实。他们只是简单地计算隔离差分对的阻抗。

HDI PCB设计和HDI PCB制造过程

什么是HDI？设计基础知识和HDI PCB制造过程 1 min Blog 了解HDI PCB板设计的设计基础知识。在规划HDI PCB制造过程时，您可以使用Altium Designer准备精确的设计和可交付成果。

Customer Success Stories Benchmark Electronics Discover how Benchmark eliminated manual processes, improved cross-team visibility, and accelerated product development with Altium solutions.

4层PCB叠层

两个4层PCB叠层，阻抗为50欧姆 1 min Blog PCB 设计工程师

PCB 设计工程师

电气工程师

Systems Engineers/Architects

PCB 设计工程师

PCB 设计工程师

电气工程师

电气工程师

Systems Engineers/Architects

Systems Engineers/Architects 是否需要一个可以支持电路板两侧高速元件的4层PCB叠层？请考虑这些典型4层叠层的替代方案。