电源完整性

浏览我们的资源库了解更多关于PCB设计和电源完整性。

How to Maintain Power Integrity in your PCB The PCB Design Process Power Analyzer by Keysight PDN Analyzer for DC Power Integrity

Filter

found

Sort by

解耦电容和旁路放置指南

解耦电容和旁路放置指南 1 min Thought Leadership 电源完整性问题通常从电源的角度来看，但同样重要的是观察集成电路的输出。旁路和去耦电容旨在补偿PDN上看到的电源波动，这确保了信号水平的一致性和集成电路的电源/地脚上看到的恒定电压。我们汇编了一些重要的旁路和去耦电容设计指南，以帮助您在下一个PCB中成功使用这些组件。在这篇博客中，我们将讨论旁路电容与去耦电容的区别。两个相关的电源完整性问题去耦电容和旁路电容用于解决两种不同的电源完整性问题。尽管这些电源完整性问题相关，但它们以不同的方式表现出来。首先要注意的是，用于电源完整性的“去耦电容”和“旁路电容”这些术语是用词不当；它们并不去耦或旁路任何东西。它们也不会将“噪声”传递到地面；它们只是随着时间的推移充电和放电，以补偿噪声波动。这些术语指的是这些电容作为电源完整性策略的一部分的功能。首先，考虑去耦电容。通常认为，PCB去耦电容的放置目的是为了确保电源轨/平面与地平面之间的电压在低频电源噪声、 PDN上的振铃以及PDN上的任何其他电压波动中保持恒定。当去耦电容放置在电源和地平面之间时，它与平面并联，这增加了总PDN电容。实际上，它们补偿了不足的层间电容并降低了PDN阻抗，使得PDN电压中的任何振铃都被最小化。现在考虑旁路电容。它们也旨在维持PDN和驱动IC内的恒定电压，但它们补偿的电压是输出引脚与PCB接地平面之间的电压。尽管它们被放置在电源引脚和IC上的接地连接之间，但它们执行的功能不同，即对抗电容至地的反弹。当数字IC开关时，键合线、封装和引脚中的寄生电感会导致驱动器输出与地之间的电压增加。旁路电容输出一个与地反弹电压相反的电压，理想情况下导致总电压波动总和为零。在上述模型中，存在一个闭环，其中包括旁路电容（CB）和IC封装/地面连接上的杂散电感L1。请注意，地面弹跳电压 V(GB)是在输出引脚和地面平面之间测量的。其余的电感都是寄生元件，这些寄生元件影响旁路电容补偿地面弹跳的响应时间。在理想模型中，旁路电容看到的电压将补偿由杂散电感L1在切换过程中产生的地面弹跳电压。旁路电容放置指南如果你观察电容器对地反弹的方式，应该很明显知道在哪里放置旁路电容器。由于上述电路模型中的寄生电感，旁路电容器应尽可能靠近电源和地线引脚放置，以最小化这些电感。这与你在许多应用说明和元件数据表中找到的建议是一致的。还有另一个需要考虑的方面，与寄生电感有关，那就是连接到IC的方式。不应该从电容器引出一条短的走线到IC引脚，而应该通过过孔将电容器直接连接到地线和电源平面。在这种布局中，确保遵守焊盘和走线间距要求。为什么会这样？原因是地/电源平面布局（只要平面在相邻层中）将具有非常低的寄生电感。实际上，这是您的板中寄生电感的最低来源。如果您能将旁路电容器放置在板的底面，您可能能实现更好的布局。解耦电容器设计指南在您确定了 PCB去耦电容的大小之后，您需要在某个位置放置它，以确保它能够补偿输入电压的波动。实际上，最好使用多个电容器，因为它们将并联排列，这种并联排列将提供更低的有效串联电感。旧的指南可能会告诉你可以在电路板上的任何地方放置它们。然而，请小心，因为这可能会增加去耦电容器与目标IC之间的寄生电感，从而增加PDN的阻抗和对EMI的敏感性。相反，对于具有快速边沿速率的IC，您应该将它们放置得更靠近目标IC。下面的图片展示了一个典型的旁路和去耦电容器在IC附近的放置方式。这是高速电路的一个最佳布局，因为所有信号路径上电容器与IC之间的寄生电感将非常低。

使用IPC-2221计算器进行高电压设计

使用IPC-2221 PCB间距计算器进行高压设计 1 min Blog PCB 设计工程师

PCB 设计工程师

电气工程师

PCB 设计工程师

PCB 设计工程师

电气工程师

电气工程师 PCB设计和装配标准不会限制您的工作效率。相反，其存在是为了帮助跨多个行业构建统一产品设计和性能的期望。标准化带来了合规工具，例如某些设计方面的计算器、审计和检查流程等。在高压PCB设计中，重要的PCB设计通用标准是IPC-2221。该设计标准总结了许多重要的设计方面，其中一些归结为简单的数学公式。对于高压PCB，IPC-2221计算器可以帮助您快速确定PCB上导电元件之间的适当间距要求，这有助于确保您的下一块高压电路板在其工作电压下保持安全。当设计软件包含这些规范作为自动设计规则时，您就可以保持高效并避免在构建电路板时出现布局错误。什么是IPC-2221？ IPC-2221（修订版B，2012年生效）是公认的行业标准，定义了PCB设计的多个方面。部分示例包括材料（包括基板和镀层）的设计要求、可测试性、热管理和散热装置以及环形圈等。某些设计指南被更具体的设计标准所取代。例如，IPC-6012和IPC-6018分别提供了刚性PCB和高频PCB的设计规范。这些附加标准旨在与通用PCB的IPC-2221标准基本一致。不过，IPC-2221通常不是用于评估产品可靠性或制造良率/缺陷的资格标准。对于刚性电路板，通常使用IPC-6012或IPC-A-600来鉴定已制造的刚性PCB。 IPC-2221B高压设计的导体间距 IPC-2221B标准规定了高压PCB设计的重要设计要求。其中之一是导体间距，旨在解决两点：在高电场强度下发生电晕或介质击穿的可能性导电阳极丝化的可能性，有时称为枝晶生长（参见下文）第一点最重要，因为设置PCB中导体之间的真正最小间距最有利于控制。第二种效应也可以抑制，即采用适当的导线间距、选择适当的材料并在制造过程中保持常规的清洁度。在IPC-2221标准中，防止这些效应所需的间距总结为两个导体之间的电压函数。下图所示为IPC-2221标准中的表6-1。这些值列出了最小导体间距作为两个导体之间的电压函数。这些值根据导体之间的峰值交流或直流电压而定。请注意，IPC-2221仅针对最高500V的电压规定了固定的最小导体间距值。一旦两个导体之间的电压超过500V，则下表所示的每伏特间距值将用于计算最小导体间距。超过500V之后，所需的最小间距就会相对应增加，如表最下面一行所示。电流过高时的温度上升并非所有高压PCB都会在大电流下运行，但那些要求使用大电流的PCB在导体不够大时可能会出现高的温升。PCB中的温度升高是由于焦耳热引起的，这与导体的直流电阻有关。因此，当电流也很大时，承载高电流的导体的横截面积应较大。要确定最佳横截面积，可以使用基于IPC-2221和IPC-2152标准中所发布数据的计算器。IPC-2152计算器中使用的数据集更复杂，但可以提供比IPC-2221计算器更准确的结果。访问免费的在线IPC-2221计算器了解IPC-2152和IPC-2221计算器之间的区别

高功率设计的PCB迹线宽度与电流的关系表

高功率设计的PCB走线宽度与电流的关系表 1 min Blog PCB 设计工程师

PCB 设计工程师

电气工程师

PCB 设计工程师

PCB 设计工程师

电气工程师

电气工程师铜是一种具有高熔点的强导体，但您仍应尽力保持低温。在这里，您需要正确调整电源导轨宽度，使温度保持在一定限值内。不过，这时您需要考虑在给定走线中流动的电流。使用电源轨、高压元件和电路板的其他对热敏感的部分时，您可以使用PCB走线宽度与电流表来确定您需要在布局中使用的电源走线宽度。另一种选择是使用基于IPC-2152或IPC-2221标准的计算器。有必要学会如何阅读IPC标准中的等效走线宽度与电流图表，因为PCB走线宽度与电流表并不总是全面的。我们将在本文中回顾您需要的资源。在高电流设计中保持低温在PCB设计和布线方面经常出现的一个难题是，确定在给定电流值的情况下将设备的温度保持在一定限度内所需的推荐电源线宽度，或相反。典型的操作目标是将电路板中的导体温升保持在10-20°C以内。高电流设计的目标是确定走线宽度和铜重量的大小，以便将温升保持在所需工作电流的某个限制范围内。 IPC制定了与适当方法相关的标准，以针对特定输入电流测试和计算PCB走线的温升。这些标准是IPC-2221和IPC-2152，包含有关这些主题的大量信息。显然，这些标准非常广泛，大多数设计人员没有时间解析所有数据以确定走线宽度与电流表的关系。值得庆幸的是，我们整理了一些资源来帮助您将电流与温升联系起来：走线宽度与电流表（参见下文）用于跟踪温度上升的 IPC-2221计算器用于跟踪温度上升的 IPC-2152计算器下面的视频概述了相关的IPC标准，并解释了它们在预测能力和适用性方面的差异。该视频还提供了一些用于计算电流限制或给定输入电流的预期走线温度升高的资源。 PCB走线宽度与电流表 IPC 2152标准是确定走线和过孔大小时的起点。这些标准中指定的公式可直接用于计算给定温升的电流限制，但它们并未考虑受控阻抗布线。也就是说，在确定PCB走线宽度/横截面积时，使用PCB走线宽度与电流表对比是一个很好的起点。这使您可以有效地确定走线中允许电流的上限，然后您可以使用它来调整走线大小以进行受控阻抗布线。当电路板在大电流下运行，温升达到非常大的值时，基板的电气性能会在高温下表现出相应的变化。基板的电气和机械性能会随温度变化，如果长时间在高温下运行，电路板会变色和变弱。这就是我认识的设计师会调整走线尺寸以使温升保持在10°C以内的原因之一。这样做的另一个原因是为了适应广泛的环境温度范围，而不是考虑特定的工作温度。下面的PCB电源走线宽度与电流表显示了一些走线宽度和相应的电流值，它们将在1 oz./sq. ft.铜重量时将温度上升限制在10°C。这应该可以让您大致了解如何调整PCB中的走线尺寸。电流（A）

PDN阻抗分析和建模：从原理图到PCB布局

PDN阻抗分析和建模：从原理图到PCB布局 1 min Blog 我们在这里讲了很多关于信号完整性的内容，但信号完整性其实与电源完整性密切相关。这不仅仅是减少电源/调压器的开关噪声或纹波的问题。在某些设计中，PCB中的PDN阻抗会对您的设计造成不利影响，从而导致电路板中的元件由于电源问题而无法按照设计工作。这时，了解一些用于PDN阻抗分析的基本模型将起到一定的帮助作用。如果您可以为PDN阻抗建立一些合理准确的模型，则您可以为元件设计适当的去耦网络，以将PDN的阻抗保持在可接受的范围内。为什么要进行PDN阻抗分析？高速和高频PCB设计人员通过阅读本文即可知道答案。但是，随着技术要求的不断提高，无论是否情愿，我们所有人都将成为高速和高频PCB设计人员，因此了解PDN阻抗如何影响PCB中信号的行为就变得非常重要。不幸的是，我们在信息整合方面做得并不够好。因此，我很高兴在这里为大家做一个总结。简而言之，您的PDN阻抗会影响电路的以下几个方面：电源总线噪声。由于PCB中的瞬态电流而产生的电压纹波。请注意，由于PDN阻抗是频率的函数，因此开关引起的电压纹波也将是频率的函数。请注意，无论调压器输出中的噪声水平如何，都会产生这些电压瞬变。电源总线噪声中的阻尼。在某些情况下，电源总线上的任何纹波都可能显示为振铃（即，阻尼不足的瞬态振荡）。如果去耦电容器的尺寸不正确，或者在去耦网络中没有考虑到去耦电容器的自谐振频率，就会出现这个问题。所需的去耦水平。过去，由于电容器自谐振频率（~100 MHz）相对较低，因此使用TTL和更快的逻辑系列并不足以确保PCB中实现去耦。因此，设计人员使用层间电容来提供足够的电容，以确保实现去耦。市场上已推出更新款的具有GHz自谐振频率的电容器，它们足以在高速/高频PCB中实现去耦。回流路径。您的回流电流将遵循最小电阻路径（针对直流电流）或最小电抗路径（针对交流电流）。接地网络中的阻抗会在空间中变化，并且部分取决于信号轨迹与PDN之间的寄生耦合。电阻压降。由于构成PDN的导体的固有电阻，供电和回流电流的直流电部分将会遭受一定的损耗。下图显示了PDN分析结果示例，说明了特定信号轨迹以下的回流电流和同一接地层中的直流电流。定时抖动。由于信号的传播时间有限，因此从去耦电容器和调压器产生的电流将需要一些时间才能到达开关元件。当这些信号到达元件时，它们会干扰输出信号，从而有效地在信号的上升时间中产生一些抖动。通常，由于电源轨噪声引起的定时抖动会随着噪声强度以及调压器与元件之间的长度而增加。在长电源轨上，这可能会导致定时抖动达到几百纳秒，从而使数据去同步并提高误码率。注意此PDN分析仪输出中的信号轨迹 PDN阻抗分析的简化模型您可以直接从原理图为PDN的阻抗谱及其瞬态响应建模，但前提是您必须考虑到PDN中的寄生效应。在下面的模型中，您会注意到若干电路元素，但是此模型仅包含两个实际元件。第一个是您的电源/调压器，它具有一定的指定输出阻抗Z（输出），并且通常属于RL串联。第二个是去耦电容器，其理想电容为Cc1。其余的电路元素属于寄生元素。Rs和Ls值分别用于固有导体电阻和寄生电源层电感的建模。Rp、Lp和Cp元件代表了电源和接地层之间的寄生耦合（即，层间电容）。 PDN阻抗分析的简化模型。图片来源： nwengineeringllc.com 在分析此模型之前，您需要确定或估计模型中各个元素的值。去耦电容器的值很容易处理；只需从数据表单中获取所需电容器的值即可。层间电容也很容易粗略估算；只需使用载板的介电常数、重叠的接地/电源层面积以及它们在叠层中的距离，即可得到层间电容Cp。剩余的R值可以使用预期的导线尺寸计算。L值需要根据电路各部分的近似回路电感来估算；这些值通常在pH到几个nH之间。

您应该为数字集成电路使用什么尺寸的去耦电容？

解耦电容计算：您应该为数字IC使用什么尺寸？ 1 min Blog 这些去耦电容的尺寸选得合适吗？在PCB设计指南中，包括高速数字设计“大师”们经常提到的一点是，需要找到合适的去耦电容尺寸。这有时候是在没有完全理解这些电容在PDN中应该做什么，以及它们在确保电源完整性方面的作用的情况下被提及的。我还看到许多应用说明书默认使用几十年前的指南，即在数字集成电路的电源和地脚之间放置三个电容（通常是1 nF、10 nF和100 nF，或类似这样的配置）。在过去，这可能是足够的；快速数字组件中出现的电源完整性问题并不足以干扰核心电压，所以三个电容完成的工作还算不错。今天的快速集成电路具有多个输出和低核心电压（低至1.0V），与昔日的较慢组件相比，它们有着更严格的噪声限制。更严格的噪声限制意味着需要更精确的去耦。既然如此，任何与当今相当强大的MCU和许多其他数字组件打交道的设计师都需要知道如何正确地选择去耦电容的大小。那么，最佳的做法是什么呢？一般来说，有两种方法可以做到这一点。让我们来看看这两种方法，了解如何计算去耦电容的值，以及为什么旧有的三个去耦电容的神话在现代高速数字设计中不再适用。理解等效电容模型在我们开始确定数字设计所需的去耦电容大小之前，你需要了解电容器的基本电路模型。尽管我们很希望认为电容器的行为完全符合理论，但实际情况并非如此。所有的电容器在引线上都有一定的电感，这定义了它们的阻抗谱，这种阻抗谱是以串联RLC网络经验模型来表示的：用于模拟电容器的等效RLC电路在这个模型中，ESR 和 ESL 分别是等效串联电阻和等效串联电感。C 的值可以按照元件数据表中引用的电容量来取。最后，R 的值考虑了构成电容器的电介质的电导。这解释了任何电容器在充电后从其电路中移除时发生的瞬态泄漏。这个值通常足够大，可以忽略。在这个模型中（忽略 R），值 (ESR/(2*ESL)) 是等效电路的阻尼常数，假设连接到电路两端的负载为 0

电源模块的处理方法

电源模块的处理方法 1 min Webinars 此次课题主讲电源设计。电源是整个项目的基石，电源的稳不稳定可以决定整个系统的可靠性问题。所以需要对每一个项目的电源进行严谨的处理。说到电源，我们见到最多的就是开关电源或者LDO，这些电源中涉及到爬电问题、干扰问题等。通过下面的快充主板讲解，帮助大家能更好的理解电源模块的处理方法。

1:43:49 电源模块的处理方法 1 min Webinars