PCB布局

高质量的PCB布局要求在元器件放置时,要能实现紧密布线,确保将EMI控制在较低水平,同时还要满足机械约束条件。浏览我们的资源库,学习PCB成功布局的策略。

Filter
found
Sort by
Role
Software
Content Type
Clear Filters
PDN阻抗分析和建模:从原理图到PCB布局 PDN阻抗分析和建模:从原理图到PCB布局 1 min Blog 我们在这里讲了很多关于信号完整性的内容,但信号完整性其实与电源完整性密切相关。这不仅仅是减少电源/调压器的开关噪声或纹波的问题。在某些设计中,PCB中的PDN阻抗会对您的设计造成不利影响,从而导致电路板中的元件由于电源问题而无法按照设计工作。 这时,了解一些用于PDN阻抗分析的基本模型将起到一定的帮助作用。如果您可以为PDN阻抗建立一些合理准确的模型,则您可以为元件设计适当的去耦网络,以将PDN的阻抗保持在可接受的范围内。 为什么要进行PDN阻抗分析? 高速和高频PCB设计人员通过阅读本文即可知道答案。但是,随着技术要求的不断提高,无论是否情愿,我们所有人都将成为高速和高频PCB设计人员,因此了解PDN阻抗如何影响PCB中信号的行为就变得非常重要。不幸的是,我们在信息整合方面做得并不够好。因此,我很高兴在这里为大家做一个总结。 简而言之,您的PDN阻抗会影响电路的以下几个方面: 电源总线噪声。 由于PCB中的瞬态电流而产生的电压纹波。请注意,由于PDN阻抗是频率的函数,因此开关引起的电压纹波也将是频率的函数。请注意,无论调压器输出中的噪声水平如何,都会产生这些电压瞬变。 电源总线噪声中的阻尼。 在某些情况下,电源总线上的任何纹波都可能显示为振铃(即,阻尼不足的瞬态振荡)。如果去耦电容器的尺寸不正确,或者在去耦网络中没有考虑到去耦电容器的自谐振频率,就会出现这个问题。 所需的去耦水平。过去,由于电容器自谐振频率(~100 MHz)相对较低,因此使用TTL和更快的逻辑系列并不足以确保PCB中实现去耦。因此,设计人员使用层间电容来提供足够的电容,以确保实现去耦。市场上已推出更新款的具有GHz自谐振频率的电容器,它们足以在高速/高频PCB中实现去耦。 回流路径。您的回流电流将遵循最小电阻路径(针对直流电流)或最小电抗路径(针对交流电流)。接地网络中的阻抗会在空间中变化,并且部分取决于信号轨迹与PDN之间的寄生耦合。 电阻压降。由于构成PDN的导体的固有电阻,供电和回流电流的直流电部分将会遭受一定的损耗。下图显示了PDN分析结果示例,说明了特定信号轨迹以下的回流电流和同一接地层中的直流电流。 定时抖动。由于信号的传播时间有限,因此从去耦电容器和调压器产生的电流将需要一些时间才能到达开关元件。当这些信号到达元件时,它们会干扰输出信号,从而有效地在信号的上升时间中产生一些抖动。通常,由于电源轨噪声引起的定时抖动会随着噪声强度以及调压器与元件之间的长度而增加。在长电源轨上,这可能会导致定时抖动达到几百纳秒,从而使数据去同步并提高误码率。 注意此PDN分析仪输出中的信号轨迹 PDN阻抗分析的简化模型 您可以直接从原理图为PDN的阻抗谱及其瞬态响应建模,但前提是您必须考虑到PDN中的寄生效应。在下面的模型中,您会注意到若干电路元素,但是此模型仅包含两个实际元件。第一个是您的电源/调压器,它具有一定的指定输出阻抗Z(输出),并且通常属于RL串联。第二个是去耦电容器,其理想电容为Cc1。其余的电路元素属于寄生元素。Rs和Ls值分别用于固有导体电阻和寄生电源层电感的建模。Rp、Lp和Cp元件代表了电源和接地层之间的寄生耦合(即,层间电容)。 PDN阻抗分析的简化模型。图片来源: nwengineeringllc.com 在分析此模型之前,您需要确定或估计模型中各个元素的值。去耦电容器的值很容易处理;只需从数据表单中获取所需电容器的值即可。层间电容也很容易粗略估算;只需使用载板的介电常数、重叠的接地/电源层面积以及它们在叠层中的距离,即可得到层间电容Cp。剩余的R值可以使用预期的导线尺寸计算。L值需要根据电路各部分的近似回路电感来估算;这些值通常在pH到几个nH之间。 阅读文章
PCIe布局和布线指南 PCIe布局和布线指南 1 min Guide Books PCB设计 PCB设计 PCB设计 小时候,拆开计算机,看着布满各种卡槽、芯片和其他电子器件的复杂主板,我总是有一个疑问,谁能把PCB布局搞清楚?随着我对计算机结构以及外围设备PCB设计的了解越来越多,我开始领会到PCB设计人员在致力于构建出色电子设备方面所做出的贡献。 现代GPU、USB、音频和网卡均可在同一互连标准的背面运行:PCI Express。如果您不熟悉PCIe设备的高速PCB设计,除非从PCI-SIG(外围元件互连特别兴趣小组)购买标准文档,否则有关该主题的信息会有点零散。幸运的是,基本规范可以拆解为可执行的设计规则,您可以使用合适的PCB设计软件,轻松地为下一 PCIe设备进行布局和布线。 与任何高速设计一样,盲目遵循布线规范的标准并不能保证您的设计能够如期工作。任何原型设计都应经过全面测试,以确保设计中不会潜伏信号完整性问题。即使您已经根据阻抗、迹线长度等方面的正确布线规范设计所有内容,设计也仍有可能因布局选择不当而惨遭失败。每一代的PCIe规范还包括测试要求,这些要求发布在 PCI-SIG网站上。我们不会在此进行测试,但请继续阅读简短摘要,了解标准中的内容以及如何设计出最符合新一代PCIe的PCIe卡。 布线规格 目前,负责监督PCIe规范的行业工作组PCI-SIG发布了五代PCIe。 PCIe Gen 5已于今年发布,预计PCIe Gen 6器件将在2022年推出。确切的布线规格取决于您将为特定元件使用哪一代PCIe。在设计方面,您需要将元件和主机控制器配对,以支持元件所需的数据速率。PCIe向前和向后兼容,因此最小数据带宽被限制在控制器和外围元件的最小值。 拓扑和数据速率 所有PCIe链路均由多个通槽(差分对组)组成,这些通道作为一组串行接口提供高吞吐量。请注意,虽然PCIe通槽是串行的,但这些通槽组合在一起似乎形成并行总线,但事实并非如此。双向通信是通过Rx和Tx通槽组进行的。PCIe通槽作为差分对进行点对点布线,因此应制定关于长度匹配和偏斜的标准规则。PCIe标准定义了最多16个可用通槽,这些通道还定义了标准化PCIe卡插槽的大小。不同的主机控制器将有不同数量的可用通槽,然后可以定义它们能够支持多少外围设备。PCIe器件使用具有不同线路代码的嵌入式时钟(Gen 1和Gen 2中为8b/10b,Gen 3及更高版本中为128b/130b),因此我们无需担心像DDR中那样布线额外的时钟通道。最后,每一代的数据吞吐量都是上一代的两倍, 在PCI Gen 阅读文章
印刷电子技术:过去与未来的技术 印刷电子技术:过去与未来的技术 1 min Blog PCB设计 Electrical Engineers Mechanical Designers PCB设计 PCB设计 Electrical Engineers Electrical Engineers Mechanical Designers Mechanical Designers 印刷电子(PE)是一个新兴且迅速增长的互连业务。它起源于家电的印刷柔性键盘以及在花哨杂志和文献中不断扩展的技术。PE的讽刺之处在于,这项技术可能是二战期间首先被采用的,而所有的印刷电路板都源于PE。 应用 PE最令人兴奋的是它将开启的所有新应用和市场。图1仅展示了PE开发者当前正在追求的十个市场。对于这些市场的大多数应用来说,它们的寿命都很短,实际的PE基板可能是一次性的。一些应用已经确立,如柔性键盘、印刷葡萄糖传感器和印刷RFID标签。其他的,如由印刷电池和电泳电解质驱动的化妆品抗皱面膜,甚至没有出现在这个列表上。 材料 材料继续是PE开发者面临的主要挑战。由于许多PE应用对成本敏感,当前的导电墨水(银)和绝缘体(聚酰亚胺薄膜)对它们的应用来说太昂贵了。当前的绝缘体候选材料见表1,导体见表2。 研究似乎更青睐使用玻璃、塑化纸和PET作为基材,以及铜、石墨/石墨烯和碳纳米管(CNT)作为导体的纳米技术。 表2:适用于PE的导电材料和油墨 制造过程 印刷电子技术让人联想到像杂志那样的低成本印刷。这项技术是我们最古老和最自动化的技术之一。但其他印刷技术如图2所示。 油墨印刷的各种方法按其分辨率(以微米计)和每秒平方米的吞吐量来划分。 表3显示了更详细的印刷表格。它列出了速度、分辨率、薄膜厚度(以微米计)以及它可以使用的油墨的粘度。 设计工具 如果您已升级到Altium Designer® 19,您可能已经注意到它具有设计印刷电子产品的能力。这是幸运的,因为许多创意和创新电子产品可能会采用印刷电子基板的形式。3D打印现在可以使用银浆和各种绝缘材料、电阻和电容墨水来制造印刷电子产品。不久将会有半导体(P型和N型)墨水以及OLED浆料可用。随着技术变得更加流行,其他特殊墨水也将被开发,以及类似纸张的改进基板。 要全面而详细地了解印刷电子产品,请下载并阅读Joseph Fjelstad的电子书《Flexible Circuit Technology-Fourth Edition》中的第11章:印刷电子产品,第380-444页,网址为 阅读文章